EMDRIVE
Verbundprojekt: Plattform für verteilte heterogene Automotive-Echtzeit Rechennetzwerk-Architekturen MANNHEIM - EMDRIVE
Die Systemarchitekturen im Automobil befinden sich im radikalen Wandel. Der Trend zum universellen Einsatz von künstlicher Intelligenz (KI) in den Steuerungen und die damit zusammenhängende Cyber-Security verschärft die Lage weiter. Um hier Abhilfe zu schaffen, wird in EMDRIVE von den Partnern ein hierarchisches und skalierbares Plattformkonzept für verteilte heterogene Automotive-Echtzeit Rechennetzwerk-Architekturen erarbeitet. Hierbei steht eine KI-basierte Hardware-gestützte Monitoring und Diagnose des Systems im Vordergrund, sowie eine dynamische Allokation der verfügbaren Rechenressourcen. Die Technische Universität München erforscht in EMDRIVE die Aspekte des Monitoring und der Diagnostizierbarkeit von Signalen und Nachrichten, welche künftige Systeme von verteilten Automotive Rechenplattformen haben. Hierbei wird die TUM eine Diagnoseeinheit konzipieren, welche Nachrichten auf den Systemschnittstellen mithören kann und Status- sowie Alarm-Nachrichten an übergeordnete Kontrolleinheiten des Gesamtsystems abgibt. Da der hohe Informationsgehalt der Diagnoseeinheit diese zu einem potentiellen Angriffsziel macht, wird die TUM die Diagnoseeinheit auf Sicherheitslücken analysieren und notwendige Gegenmaßnahmen evaluieren. Neben der Diagnoseeinheit, wird ein weiterer Fokus der TUM bei EMDRIVE auf der Validierung der Konsistenz und Plausibilität der Entscheidungen von KI-Beschleuniger im Zusammenhang mit Safety-Aspekten des Gesamtsystems liegen. Darüber hinaus wird die TUM die Sicherheit von KI-Beschleunigern untersuchen. Hierzu wird erforscht, welche Informationen von KI-Beschleunigern mittels Angriffen wie der Seitenkanalanalyse gewonnen werden können und wie solche Angriffe mittels entsprechender Gegenmaßnahmen verhindert werden können.
In Zusammenarbeit mit dem Bundesministerium für Bildung und Forschung BMBF (01.02.2022 – 31.01.2025)
PoQsiKom
Post-Quanten-sichere Kommunikation für Industrie 4.0 mit international standardisierten Vertrauensankern
Der stark wachsende Trend zur intelligenten Fertigung mit einer dezentralen Steuerung benötigt immer
leistungsfähigere und stärker vernetzte Komponenten. Dabei wird das "Zero Trust” Prinzip immer wichtiger.
Das bedeutet, dass von Grund auf keinem Kommunikationspartner vertraut wird und alle Verbindungen,
Daten und Zugriffe authentifiziert werden müssen. Zum Schutz der übertragenen und verarbeiteten Daten
und zur Überprüfung der Vertrauenswürdigkeit der Daten werden physische Vertrauensanker benötigt.
Diese können eine sichere Speicherung von digitalen Identitäten oder anderen Daten mit hoher
Sicherheitsanforderung gewährleisten.
In diesem Projekt wird ein Vertrauensanker für Industrie 4.0 Applikationen erforscht. Durch die Definition
einer generischen Programmierschnittstelle (API) wird garantiert, dass der Vertrauensanker von
Entwicklern und Integratoren effizient und fehlerfrei genutzt werden kann. Zusätzlich ermöglicht diese API
in Software umgesetzte kryptografische Verfahren in eine Hardware-Lösung zu migrieren, ohne dass auf
Anwendungsseite Änderungen nötig werden.
Mit einem Anwendungsbeispiel, welches den Fernbetrieb einer Maschine ohne physische
Anwesenheit eines Bedieners vorsieht, sollen die Flexibilität und mögliche Einsatzgebiete des generischen
Vertrauensankern im Bereich Industrie 4.0 aufgezeigt werden. Ein besonderer Fokus ist hier auch die
Realzeitanforderung. Durch den Einsatz von Hardware-Beschleunigern wird die Ausführungszeit der
rechenintensiven kryptografischen Algorithmen reduziert. Dadurch können schnelle Reaktionszeiten
garantiert werden. Um auch langfristige Sicherheit in der Ära von leistungsstarken Quantencomputern
gewährleisten zu können, werden zudem spezielle Hardware-Beschleuniger für Post-Quanten-Kryptografie
erforscht.
In Zusammenarbeit mit dem Bundesministerium für Wirtschaft und Energie (01.12.2021-30.11.2024).
APRIORI
Resilienz gegen Fehlerinjektionsangriffe für verbesserten Datenschutz von IoT-Endgeräten
Motivation
In der zunehmend vernetzten Welt des Internets der Dinge (Internet of Things, IoT) sammeln und verarbeiten kleine, stark ressourcenbeschränkte Geräte sensible Daten. Diese Daten werden über drahtlose Verbindungen empfangen und zu Servern gesendet oder mit anderen berechtigten Geräten geteilt. Oft sind die Geräte dabei potenziellen Angreifenden zugänglich, was nicht nur Angriffe auf Protokollebene, sondern auch Manipulationen der Hardware ermöglicht. Es ist daher erforderlich, existierende Angriffspfade genau zu verstehen und geeignete Sicherheitsmechanismen zu entwickeln.
Ziele und Vorgehen
Das französisch-deutsche Projekt APRIORI (Advanced Privacy of IoT Devices through Robust Hardware Implementations) zielt darauf ab, einen hardwarebasierten Schutz von privaten Daten in IoT-Geräten zu gewährleisten und sie gegen Angriffe abzusichern. Die Herausforderung hierbei ergibt sich insbesondere dadurch, dass viele IoT-Geräte aus Kostengründen keine sicherheitsspezifische Hardware besitzen. Um diesen Nachteil auszugleichen, werden in APRIORI Komponenten für eine Vertrauensbasis in Form eines ressourcensparenden, sicheren Chips entwickelt. Dieses sogenannte Secure Element ermöglicht eine eindeutige Identifikation mittels Physical Unclonable Functions, welche einen digitalen Fingerabdruck, basierend auf einzigartigen, winzigen Unterschieden in der Beschaffenheit der Hardware erzeugen. Dabei liegt ein Hauptaugenmerk von APRIORI darauf, Fehlerinjektionsangriffe zu erkennen und zu verhindern. Bei solchen Angriffen manipulieren Angreifende mit physischem Zugriff auf ein Gerät äußere Einflüsse wie die Temperatur gezielt, um daraus Erkenntnisse über geheime Informationen innerhalb des Geräts zu erlangen. Das Projekt APRIORI profitiert von der Zusammenarbeit deutscher und französischer Partner, die durch ihre Expertise in der Entwicklung sicherer Hardware und Software zum Erfolg des Projekts beitragen.
Innovationen und Perspektiven
Das IoT wird in den nächsten Jahren noch allgegenwärtiger werden und alle Bereiche unserer Wirtschaft und unseres täglichen Lebens durchdringen. Dabei wird eine Vielzahl an Daten gesammelt, die wiederum die Grundlage für Verbesserungen und Innovationen sind. Durch IoT-Geräte werden jedoch in Zukunft auch immer mehr sensible Unternehmensinformationen oder personenbezogene Daten übermittelt. APRIORI trägt mit den entwickelten Abwehrmechanismen und Methoden dazu bei, die Sicherheit und den Datenschutz auch bei Systemen zu gewährleisten, die sensible Daten erheben und verarbeiten. Dadurch wird das Vertrauen in das IoT als wichtige Zukunftstechnologie gestärkt.
In Zusammenarbeit mit dem Bundesministerium für Bildung und Forschung BMBF (01.06.2021-31.05.2024).
6G Zukunftslabor Bayern – 6G Future Lab Bavaria
6G Zukunftslabor Bayern – 6G Future Lab Bavaria
Project Objectives
Die Ziele des 6G Pilotvorhabens sind, neuartige und grundlegende Mechanismen für 6G zu erforschen, ihre Realisierbarkeit in einer Proof-of-Concept Realisierung zu demonstrieren, sie hinsichtlich einer 6G Roadmap aufzubereiten und darin weiterreichende konkrete zukunftsweisende Forschungsfragen zu skizzieren. Die Projektergebnisse sollen Forschung und Lehre zugutekommen und der Allgemeinheit diskriminierungsfrei beispielsweise durch Veröffentlichungen zur Verfügung gestellt werden. Damit bildet dieses Projekt die Grundlage für den Know-How Transfer von der Wissenschaft in die Wirtschaft zum Thema 6G zum Beispiel in Form von Patenten und Ausgründungen. Dieser Wissenstransfer wird insbesondere durch die unterschiedlichen Disziplinen der beteiligten Wissenschaftler der Technischen Universität München mit ihren vielfältigen und weitreichenden Kontakten in die Wirtschaft ermöglicht und unterstützt.
- 6G fundamental research
- 6G experimental platform
- 6G roadmap
Zusammenfassung
Während die Entwicklung und Realisierung der fünften Generation (5G) Mobilkommunikation in vollem Gange ist, beginnen in Forschung und Industrie bereits die konkreten strategischen Überlegungen für die folgende sechste Generation (6G) mit Zielhorizont im Jahr 2030. Die Wirtschaft und Wissenschaft im Freistaat Bayern sollen frühzeitig durch konkrete Grundlagenforschung in die Lage versetzt werden, 6G aktiv mitzugestalten und damit eine Vorreiterrolle einzunehmen. Erwartete wichtige Innovationssprünge werden in 6G hinsichtlich intelligenter und an die Umgebung anpassungsfähiger Kommunikation, Nachhaltigkeit, Verfügbarkeit und Sicherheit kritischer Infrastruktur erwartet.
Dieses Projekt beschreibt das 6G Pilotvorhaben „6G Zukunftslabor Bayern“, das die wichtigsten Grundlagen für 6G erforscht und für weitere wissenschaftliche Untersuchungen, die wirtschaftliche Weiterentwicklung und Standardisierung aufbereitet. Das Pilotvorhaben wird an der Technischen Universität München über drei Jahre mit Start im Frühjahr 2021 durchgeführt.
| Partner: |
|
In Zusammenarbeit mit dem Bayerisches Staatsministerium für Wirtschaft, Landesentwicklung und Energie (01.05.2021-30.04.2024).
FIDES
Knowhow-Schutz und Identifizierbarkeit von Elektronikkomponenten für vertrauenswürdige Produktionsketten
Im Projekt "Knowhow-Schutz und Identifizierbarkeit von Elektronik-komponenten für vertrauenswürdige
Produktionsketten" (FIDES) entwickeln Partner aus Industrie und Forschung Lösungen für die
Gewährleistung der Authentizität und Integrität elektronischer Komponenten im Gesamtsystem, um
Vertrauenswürdigkeit über den ganzen Produktlebenszyklus si-cherzustellen. Dazu kommen auf Chipebene
Methoden zur Ableitung von Fingerabdrücken aus intrinsischen Hardwareeigenschaften sowie des Reverse
Engineerings zum Einsatz. Auf Leiterplattenebene sollen Eigenschaften von Standardkomponenten
vermessen werden, woraus Fingerabdrücke für die Echtheitsüberprüfung bestückter Leiterplatten generiert
werden. Zur Messung dieser Eigenschaften werden soweit möglich Standard-Chips verwendet aber auch
spezielle ASICs und Leiterplatten entwickelt. Im System werden geeignete Softwareschnittstellen
geschaffen, die einen Zugriff auf alle von den Fingerabdrücken abgeleiteten Identitäten von Chips und
Leiterplatten ermöglichen. Die für verschiedenste Bereiche der globalen Wertschöpfungskette einsetzbaren
Methoden werden am Beispiel eines Tachographen-Systems entwickelt und in einem verallgemeinerten
Demonstrator implementiert, um die breite Einsetzbarkeit der Projektergebnisse von FIDES in Sensorbasierten
Elektronikprodukten und deren Lieferketten zu zeigen.
In Zusammenarbeit mit dem Bundesministerium für Bildung und Forschung BMBF (01.03.2021-29.02.2024).
SAFEST
European Union Sponsored Twinning Project in Collaboration with Taltech University
SAFEST is a European Union-sponsored twinning project with the objective of transferring expertise and know-how from established European teams to the hardware security center of Taltech university. This project has five European partners: the French National Center for Scientific Research (CNRS), the Technical University of Munich (TUM), Catholic University Leuven (KU Leuven) in Belgium, and the Technical University of Graz (TU Graz) in Austria. During this project, apart from concentrating on the common research objectives, our focus would also be on the staff exchange and the organization of joint workshops. The Technical University of Munich will be focusing on the topics of reverse engineering, logic locking, and hardware Trojan for this project. In the world of ASIC design, where the development of ASIC is handled by multiple different parties (from university laboratories to foundries), it is important to assure that the final design indeed performs as per the given specification and does not do anything additional or anything less. In that context, the application of reverse engineering is very important as it provides a guarantee of the ASIC functionalities from the security point of view. On the other hand, reverse engineering tools can also be used to reverse engineer protected IPs. Similarly, hardware Trojans can create severe vulnerabilities in the design by adding malicious circuits to the ASIC designs, Therefore, evaluation of ASIC against hardware Trojans using reverse engineering tools is another interesting research direction. In this project, in collaboration with Taltech university, TUM will focus on the aforementioned aspects of reverse engineering and hardware Trojans.
further information
https://cordis.europa.eu/project/id/952252
01.01.2021 - 31.12.2023
DFG gefördertes Projekt:
Entwurf und Anwendung von Codes für Post-Quantum Kryptographie
Förderung: 01.04.2020 - 31.03.2023
Das Ziel des Projekts ist die Entwicklung praktischer code- und gitterbasierter Post-Quantum Kryptosysteme mit Fokus auf die verwendeten Kodierungsverfahren. Dies erfordert: i) die Untersuchung von verschiedenen Kodierungsverfahren, um die Schlüssel-, Ciphertext- und Signaturgrößen der Systeme zu reduzieren; und ii) die Absicherung der verwendeten Kodierungsverfahren gegen Implementationsangriffe (Seitenkanalangriffe). Das Projekt wird zusammen mit dem Lehrstuhl für Codierung für Kommunikation und Datenspeicherung durchgeführt, wobei der Fokus unseres Lehrstuhls auf der Absicherung der Implementierungen liegt.
SIKRIN-KRYPTOV
BMBF-Projekt SIKRIN-KRYPTOV - Seitenkanalsicherheit von Quantencomputer-resistenten kryptografischen Verfahren für hydraulische Systeme in kritischen Infrastrukturen
Das Internet der Dinge (IoT) verändert disruptiv unsere Arbeitswelt. Die Vernetzung von Maschinen sowie die Verfügbarkeit von Sensordaten in der Cloud erschließen neue Geschäftsmodelle und Optimierungsprozesse, z. B. bezüglich Auslastung und Verfügbarkeit. Neben all diesen Vorteilen birgt die Kommunikation und Vernetzung auch große Gefahren, insbesondere was sicherheitskritische Infrastrukturen angeht. Hydraulische Systeme (d. h. Pumpen inkl. ihrer elektrischen Antriebe und elektronischen Regelungssysteme) gehören in vielen Anwendungsgebieten zu diesen sicherheitskritischen Infrastrukturen. Für KSB als einer der weltweit größten Pumpenhersteller ist es deshalb von zentraler Bedeutung, ein entsprechendes Sicherheitskonzept für Pumpen in sicherheitskritischen Infrastrukturen zu haben. Zentraler Teil eines solchen Sicherheitskonzeptes stellt die Kryptografie dar. Ziel dieses Projekts ist es, Signatur- und Verschlüsselungsverfahren zu untersuchen, welche sowohl robust gegenüber Quantencomputern sind, als auch effizient in „Embedded Hardware“ und damit in Pumpenregelungssystemen integriert werden können. Die Technische Universität München (TUM) unterstützt die Projektpartner bei der sicheren Implementierung dieser neuen Quantencomputer-resistenten Signatur- bzw. Verschlüsselungsverfahren. Dabei liegt der Fokus auf der Absicherung gegen Seitenkanal- und Fehlerattacken. Diese Angriffe erlauben es, durch die Beobachtung des Stromverbrauchs der ausführenden Hardware bzw. durch systematisches Herbeiführen von fehlerhaften Berechnungen, Informationen über verarbeitete Daten zu erhalten und erlauben somit eine Extraktion der verwendeten kryptografischen Schlüssel. Die Effektivität dieser Angriffe wird auf der Zielplattform evaluiert, um die Implementierung durch geeignete Gegenmaßnahmen abzusichern. Hierbei wird das jeweilige Verfahren sowie dessen Integration in das Gesamtsystem betrachtet.
In Zusammenarbeit mit dem Bundesministerium für Bildung und Forschung BMBF (01.11.2019-31.10.2022).
Mithril
Maßnahmen der IT-Sicherheit zur hochsicheren Hardware Industriealisierung
Hauptbestandteil eines jeden IT-Computersystems – wie auch in diesem Projekt – ist die zugrundeliegende Hardware. Ihre sichere Implementierung ist fundamentale Voraussetzung für die Zuverlässigkeit und Sicherheit des gesamten Systems. Selbst wenn aus Kostengesichtspunkten nicht die gesamte Hardware abgesichert werden kann, ist es dennoch essentiell im Gesamtkonzept eine hochsichere Hardwarebasis vorzusehen. Diese erschwert ein Kompromittieren von Systemen, z.B. das Umgehen von Software basierten Sicherheitsmaßnahmen und ermöglicht einen sicheren Betrieb selbst bei potentiell kompromittierten Teilsystemen. Im Rahmen des Projektes sollen Möglichkeiten zum Aufbau einer sicheren und vertrauenswürdigen Hardwarebasis evaluiert und ihre Umsetzbarkeit prototypisch nachgewiesen werden. Hierfür muss auch die gesamte Produktionskette betrachtet werden. So existieren beispielsweise im Bereich der Chip-Produktion Möglichkeiten, unterschiedlichste Hardware-Trojaner einzufügen, oder später nach der Produktion z.B. mittels Fehlerangriffen kritische Funktionalitäten wie Verschlüsselungsmechanismen auszuhebeln. Für den Aufbau einer hochsicheren Hardwarebasis müssen folgende Schritte berücksichtigt werden:
• Auswahl eines sicheren Chip Grunddesigns
• Auswahl und Implementierung von Mechanismen zum Schutz vor Hardware- Trojanern und Angriffen
• Bewertung ausgewählter Schutzmechanismen mit Bezug auf die Anwendbarkeit in gängigen Produktionsverfahren
• Absicherung der Peripherie mit Hinblick auf ein System-on-Chip (SoC) Design
Die Erstellung einer hochsicheren Hardwarebasis zeichnet sich durch eine hohe Komplexität aus, bei der unterschiedlichste Bereiche thematisch ineinandergreifen und zum Gesamtsicherheitskonzept beitragen. Das MITHRIL Projekt will sich dieser Komplexität annehmen und Möglichkeiten für eine durchgängig sichere Herstellung ableiten. Dabei wird die gesamte Kette vom Design über Entwicklung, Produktion, Integration und Test beleuchtet.
Projekt Laufzeit 01.10.2019-30.09.2022
Aquorypt
BMBF-Projekt Aquorypt - Anwendbarkeit quantencomputerresistenter kryptografischer Verfahren
Quantencomputer mit großer Rechenleistung werden in der Lage sein, alle gängigen kryptografischen Verfahren für digitale Signaturen und zum Schlüsselaustausch zu brechen. Es existieren bereits erste quantencomputerresistente kryptografische Verfahren, die aber noch in die relevanten Anwendungen integriert werden müssen, bevor derartige Quantencomputer zur Verfügung stehen und zur Gefahr für die IT-Sicherheit werden. Das Projekt Aquorypt untersucht daher die Anwendung und praktische Umsetzung von quantencomputerresistenten kryptografischen Verfahren in zwei wichtigen Bereichen: eingebettete Systeme im Industriebereich und Chipkarten-basierte Sicherheitsanwendungen. Eingebettete Systeme im Industriebereich zeichnen sich vor allem durch hohe Echtzeitanforderungen und eine sehr lange Lebensdauer aus. Chipkarten-basierte Sicherheitsanwendungen sind vor allem für hohe Sicherheitsansprüche bei gleichzeitig geringem Speicherplatz und geringer Rechenleistung bekannt. Um alle genannten Anforderungen zu erfüllen, liegen die Schwerpunkte des Projekts bei der Auswahl geeigneter quantencomputerresistenter Verfahren mit ausreichendem Sicherheitsniveau, bei der Realisierung von effizienten Hard- und Software-Lösungen mit einer optimalen Abstimmung auf Systemebene und bei der Sicherstellung der Resilienz gegen Seitenkanal- und Fehlerangriffe. Des Weiteren werden Migrationspfade für bestehende Systeme von herkömmlichen zu quantencomputer-resistenten Verfahren aufgezeigt. Somit können bereits bestehende Systeme migriert und eine langfristige Sicherheit gewährleistet werden.
In Zusammenarbeit mit dem Bundesministerium für Bildung und Forschung BMBF (01.09.2019-31.08.2022).
RESEC
BMBF-Projekt RESEC - Systeme und Methoden für die Analyse und Rekonstruktion höchstintegrierter Sicherheitsschaltungen
Ziel des vorgeschlagenen Projekts ist es, neue Methoden des Reverse Engineering zu erforschen, mit welchen die informations-technische Hardware Sicherheit (Identität bezüglich Entwurf) auch von höchstintegrierten Schaltungen ab 28 nm gewährleistet werden kann und als Prozess einschließlich der dafür erforderlichen technischen Systeme und Software bereitzustellen. Hierzu ist es erforderlich, auch bei aktuellen Technologien jenseits von 40 nm
1. Bausteine gegen ihre Entwurfsdaten Layout und Netzliste zuverlässig zu verifizieren.
2. Die Wirksamkeit eigener Maßnahmen gegen Reverse Engineering Dritter quantitativ bewerten zu können. Für Dritte ist das Reverse Engineering einer Schaltung die notwendige Voraussetzung für eine Kompromittierung mittels eines Hardware Trojaners -also einer Änderung des Maskensatzes und kann sowohl invasive wie nicht-invasive Angriffe unterstützen
3. an den technischen Fortschritt angepasste Methoden zur Erkennung von Diebstahl geistigen Eigentums zu schaffen.
4. Erkenntnisse zur Post Quantum Realisierung von Sicherheitsbausteinen und der Erkennbarkeit von Hardware Trojanern in diesen zu gewinnen.
Im Zusammenhang mit diesem Projekt wird mithilfe der Europractice Initiative ein ASIC-Chip gefertigt. Dabei wird die UMC 65nm Technologie verwendet.
In Zusammenarbeit mit dem Bundesministerium für Bildung und Forschung BMBF (01.08.2019-31.07.2022).
SecForCARs
BMBF-Projekt Security For Connected, Autonomous caRs (SecForCARs) - entwickelt neue Ansätze für IT-Sicherheit in autonomen Fahrzeugen
Je mehr die Elektronik Autos lenkt, beschleunigt und bremst, desto wichtiger werden der Schutz vor Angriffen und die IT-Sicherheit im Fahrzeug. Vor dem Hintergrund eines rapide steigenden Vernetzungsgrades von Fahrzeugen und des sich abzeichnenden Trends zu hoch automatisierten und autonomen Fahrzeugen („Connected, Autonomous caRs“ = CARs), müssen IT-Sicherheit (Security) und die möglichen Folgen für die funktionale Sicherheit (Safety) gemeinsam betrachtet werden. Im Fokus stehen bei CARs die verteilten Regelkreise startend vom Sensor über die in den Steuergeräten zu verarbeitenden Sensordaten bis zu den Aktuatoren.
Der Lehrstuhl für Sicherheit in der Informationstechnik arbeitet in dem Verbundvorhaben „Security For Connected, Autonomous caRs“ (SecForCARs) zusammen mit 14 Partnern aus Industrie und Wissenschaft an neuen Ansätzen für die IT-Sicherheit in selbstfahrenden Autos. Das dreijährige Projekt startete am 1. April 2018 und wird durch das Bundesministerium für Bildung und Forschung mit 7,2 Millionen Euro gefördert.
Bereits heute bieten Fahrzeuge vielfältige Kommunikationsschnittstellen und immer mehr automatisierte Fahrfunktionen wie beispielsweise Abstands- und Spurhalteassistenten. Die Automobilindustrie arbeitet an vernetzten und vollständig automatisierten Modellen, deren Elektronikarchitektur sich deutlich von bisherigen Fahrzeugen unterscheiden wird. Sie muss viel mehr Daten in viel kürzerer Zeit erfassen und zuverlässig verarbeiten. Und sie soll alle Fahrfunktionen direkt steuern können. Somit steigen auch die Sicherheitsanforderungen.
Mit seinem Fokus auf selbstfahrende Autos hebt sich SecForCARs deutlich von bisherigen Forschungs-Initiativen zur IT-Sicherheit im Automobil ab. Vernetzte Autos bieten beim automatisierten Fahren potenziell viele Vorteile. Gleichzeitig sind Schnittstellen nach außen ein Ziel für Angriffe. Hiergegen wollen die Projektpartner neuartige Schutzmechanismen erforschen und evaluieren.
Der Lehrstuhl für Sicherheit in der Informationstechnik beteiligt sich in SecForCARs insbesondere bei Mechanismen für die Sicherheitsarchitektur und Sensorsicherheit, und trägt zur Absicherung der in SecForCARs entwickelten Plattform und deren Kommunikation mit anderen Komponenten bei.
In Zusammenarbeit mit dem Bundesministerium für Bildung und Forschung BMBF, Projektlaufzeit: 04/2018 – 03/2021. Verlängerung bis 31.12.2021.
Projektpartner: AUDI AG, ESCRYPT GmbH, Fraunhofer Institut AISEC, Fraunhofer Institut IEM, Freie Universität Berlin, Hochschule Karlsruhe, Infineon Technologies AG, Itemis AG, Mixed Mode GmbH, Robert Bosch GmbH, Schutzwerk GmbH, Technischen Universität Braunschweig, Technische Universität München, Universität Ulm, Volkswagen AG
Future IoT
Future IoT
Aktuell verfügbare Technologien im Internet der Dinge sind unzulänglich, um etwa in Smart Cities die Parkplatzsituation zu regeln oder in der modernen Landwirtschaft die Gesundheit der Kühe auf den Almen zu überwachen. Durch abgestimmte Vorgänge können hierfür auch der Schadstoffausstoß in Großstädten oder der Düngereinsatz auf dem Land reduziert werden.
Ziel des Forschungsverbundes FutureIOT ist die gemeinsame Entwicklung umfassender IoT-Lösungen für praxisrelevante Herausforderungen in den Themenfeldern »Stadt.digital« und »Landwirtschaft.digital«.
Durch die Weiterentwicklung und Zusammenführung einzelner Technologien in den Bereichen Kommunikation, Sensorik, Lokalisierung, Informationssicherheit und IoT-Plattformen sollen die bestehenden Herausforderungen, z.B. bezüglich Parkraumknappheit und Schadstoffbelastungen der Luft, gemeistert werden. In der Landwirtschaft kann der Düngemitteleinsatz durch eine IoT-gestützte Bodenanalyse optimiert und das Tiermanagement, wie die Überwachung von Fruchtbarkeit und Gesundheit, auch außerhalb des Stalls auf Weiden und Almen ermöglicht werden.
Der Forschungsverbund mit über 30 Partnern aus Industrie und Forschung arbeitet an IOT-Lösungen vom Sender über die Datenübertragung bis hin zur offenen IOT-Plattform und wird über eine Laufzeit von drei Jahren mit einem Zuschuss von 2Mio.€ von der Bayerischen Forschungsstiftung gefördert.
Projekt Laufzeit: 02/2018 - 01/2021. Verlängerung bis 30.04.2021
BayFrance
Förderprogramm zur Anbahnung bayerischer-französischer Kooperationen in der Forschung und Lehre
In der zunehmend vernetzten Welt der Industrie der Zukunft sind Maschinen zunehmend miteinander verbunden. Außerdem werden in solchen Netzwerken immer mehr kleine, kostengünstige Geräte wie Sensoren und Aktuatoren eingesetzt. In diesem Projekt arbeiten Forscher des Lehrstuhls für Sicherheit in der Informationstechnologie der Technischen Universität München und des Safe and Secure Hardware Teams von Télécom ParisTech an Methoden, die einen sicheren, zuverlässigen Betrieb von und einen sicheren Fernzugriff auf Maschinen ermöglichen. Der wissenschaftliche Fokus des Projekts liegt auf der Analyse der Auswirkungen von Fehler- und Seitenkanalangriffen auf die neue RISC-V-Architektur, auf sichere Schlüsselspeicher auf Basis von Physical Unclonable Function und auf kryptographische Algorithmen. Ziel des Projekts ist es, eine gemeinsame Wissensbasis zu schaffen und Themen für und in Vorbereitung auf ein zukünftiges Forschungsprojekt zu identifizieren.
Projekt Laufzeit bis 31.12.2019
HQS
BMBF-Projekt HQS - Hardwarebasierte Quantensicherheit
Teilvorhaben: Entwicklung von Gegenmaßnahmen gegen Seitenkanalanalyse auf klassischen und quanten Seitenkanälen
Die private und wirtschaftliche Nutzung der Informations- und Kommunikationstechnologien erfordert den Schutz der Daten durch mächtige Kryptographie-Methoden. Die Quantenverschlüssselverteilung ist eine auf physikalischen Prinzipien aufbauende, hardwarebasierte Methode, die vom Prinzip her gegen alle Angriffe, auch eines Quantencomputers, gewappnet ist.
Der Verbund HQS nimmt sich zum Ziel, durch neuentwickelte Hardware, übergreifende Schnittstellenentwicklungen und intensive Sicherheitsananlysen den hohen Standard der von Verbundpartnern entwickelten Kommunikationssysteme zu neuen, sicheren und markttauglichen Systemen zu vereinen, sowie quantenmechanische Prinzipien auch zur Sicherung von PUFs anzuwenden.
In Zusammenarbeit mit dem Bundesministerium für Bildung und Forschung BMBF (01.01.2017-31.12.2019). Verlängerung bis 30.09.2020.
ALESSIO
BMBF-Projekt ALESSIO - Architektur für Langfristige Sicherheit durch Secure Elements mit Update-Funktion
Ziel des Vorhabens ist es eine Komponente (sicheres Element) für eingebettete Computersysteme zu entwickeln mit deren Hilfe die Angriffssicherheit erhöht wird. Da zukünftige Bedrohungen nicht vorhersehbar sind, sollen Mechanismen entwickelt werden die eine Anpassung an neue Bedrohungen ermöglichen. Darüber hinaus werden Methoden und Werkzeuge für den Entwurf von sicheren Systemen entwickelt.
In Zusammenarbeit mit dem Bundesministerium für Bildung und Forschung BMBF (01.01.2017-31.12.2019).
ARAMIS II
BMBF-Projekt - ARAMIS II - Automotive Railway and Avionic Multicore Systems
ARAMiS hat zum Ziel, durch den Einsatz von Multicore-Technologie in den Mobilitätsdomänen Automobil, Avionik und Bahn die technologische Basis zur weiteren Erhöhung von Sicherheit, Verkehrseffizienz und Komfort zu schaffen. Die nach der Durchführung dieses Projekts gewonnenen Erkenntnisse bilden zudem das unabdingbare Fundament für die erfolgreiche Vernetzung von Embedded Systems zu Cyber Physical Systems (CPS). Vor diesem Hintergrund wird das Projekt einen wichtigen Beitrag zum Erhalt und zur Stärkung der weltweiten Wettbewerbsfähigkeit deutscher Unternehmen der Domänen Automobil, Avionik und Bahn leisten.
In Zusammenarbeit mit dem Bundesministerium für Bildung und Forschung BMBF (01.10.2016-30.09.2019)
Leistungszentrum
Leistungszentrum - Sichere Vernetzte Systeme
Vom Sensor in die Cloud Das Leistungszentrum »Sichere Vernetzte Systeme« bietet eine Plattform für die Digitalisierung in den Schwerpunktbereichen Mobilität, Produktionstechnik sowie Gesundheit (Smart Health). Es stellt eine anwendungsorientierte und interdisziplinär ausgerichtete Plattform für branchen- und themenübergreifende, systematische Forschung und Zusammenarbeit bereit. Teilnehmende Unternehmen profitieren von der Vernetzung und fachlichen Exzellenz der TU München, der Universität der Bundeswehr, der Fraunhofer Institute AISEC, EMFT und ESK sowie der assoziierten Partner aus der Industrie. Das Zenrum ist offen für Kooperationen mit weiteren Forschungseinrichtungen, um das Partnernetzwerk weiter auszubauen. Gefördert und finanziert wird das Leistungszentrum vom Bayerischen Staatsministerium für Wirtschaft und Medien, Energie und Technologie, von der Fraunhofer-Gesellschaft e.V. und von Industriepartnern, die sich in gemeinsamen Projekten engagieren.
Projekt Laufzeit: 07/2016 - 10/2018
DFG gefördertes Projekt:
Ein ganzheitlicher Ansatz für die Schlüsselgenerierung mit Physical Unclonable Functions Förderung
Förderung: 01.04.2016 - 31.03.2019
Wir verfolgen einen ganzheitlichen Ansatz für die PUF basierte Schlüsselgenerierung. Informations-theoretische Modellierung und Analyse wird einen kompletten Überblick über den Ablauf der Schlüsselgenerierung aus physikalischen Quellen ermöglichen und somit die Entwicklung neuer Konzepte, die Bitextraktion von physikalischen Quellen mit Fehlerkorrektur integrieren. Ziel ist die Maximierung des aus einer PUF extrahierten Informationsgehaltes ohne die Sicherheitseigenschaften zu kompromittieren. In einer Prototypenphase werden die neuen Konzepte realisiert und bezüglich Sicherheit und Kosten der Hardwarerealisierung bewertet.
SIBASE
SIBASE - Sicherheitsbaukasten für sichere eingebettete Systeme
Das Projekt SIBASE zur Entwicklung von Lösungen für sichere eingebettete Systeme hat zum Ziel, ein Baukastensystem aus standardisierten, ineinandergreifenden Sicherheitskomponenten für eingebettete Systeme in Hardware und Software zu entwickeln, um langfristige Sicherheit zu gewähren. Dafür werden Sicherheitsanforderungen an eingebettete Systeme analysiert und geeignete Konzepte für die Absicherung der Systeme erarbeitet. Aufbauend auf den Ergebnissen werden standardisierte Softwarekomponenten für sichere eingebettete Systeme entwickelt und Konzepte für die eindeutige Identifikation von Hardwarekomponenten erforscht. Die Bausteine des Sicherheitsbaukastens werden im letzten Drittel des Projekts in vier verschiedenen Demonstratoren aus den Anwendungsfeldern Industriefernwartung und -fernsteuerung, Elektromobilität/Smart Grid, Avionik und Automotive zusammengefügt und einem Praxistest unterzogen.
Die Forscher der Technischen Universität München arbeiten im Rahmen des Projekts mit den Partnern Fraunhofer AISEC, EADS, Genua, Giesecke und Devrient, Infineon, Mixed Mode, Siemens und Sysgo aus dem Sicherheitscluster München zusammen.
TUM Pressemeldung
Sichere eingebettete Systeme: Wider den Hacker im Heizungskeller
In Zusammenarbeit mit dem Bundesministerium für Bildung und Forschung BMBF (01.08.2013-31.07.2016) Verlängerung bis 30.11.2016
Der Lehrstuhl für Sicherheit in der Informationstechnik veranstaltet zusammen mit dem ZD.B und dem Sicherheitsnetzwerk München zum Abschluss des BMBF geförderten Projekts SIBASE (Sicherheitsbaukasten für Sichere Eingebettete Systeme; Förderkennzeichen: 01IS13020) einen öffentlichen Workshop.
Weitere Informationen finden Sie unter
BayFor: Seitenkanalgegenmaßnahmen
BayFor: Automatisierte Verifikation und Synthese von Seitenkanalgegenmaßnahmen
Es hat sich herausgestellt, dass das Ausschalten oder auch nur Verringern von nutzbarer Seitenkanalinformation eine höchst komplexe und fehleranfällige Arbeit ist, die zurzeit nur von spezialisierten Experten durchgeführt werden kann. Das verhindert eine breite Umsetzung in der Industrie. Es besteht somit die Gefahr, dass auch zukünftige elektronische Systeme verwundbar für diese Art von Angriffen sind. Damit das Implementieren von Sicherheitsmaßnahmen für Unternehmen auch ökonomisch ist, ist es wichtig Werkzeuge bereitzustellen, die die Kosten für die Umsetzung reduzieren. Ziel des Vorhabens ist es die Kenntnisse der Partner zu bündeln um Werkzeuge und Methoden zu entwickeln, die das Design von sicheren vernetzen elektronischen Systemen erleichtern.
Das Projekt wird in Zusammenarbeit mit der Bayerischen Forschungsallianz durchgeführt (bis 31.12.2015).
BayFor: Authentifizierte Verschlüsselung
BayFor: Sicherheitsevaluierung von Verfahren für authentifizierte Verschlüsselung
Side-channel and fault attacks represent today a major threat to the security of low-cost cryptographic devices such as low-cost cryptographic devices for the upcoming Internet-of-Things era, smart metering devices or RFID systems. In these scenarios, it is not typically possible to deploy expensive countermeasures on the cryptographic device due to physical (e.g. power consumption) and budget constraints. Furthermore, the attacker has full control over the device under attack such that many typical security assumptions are not valid anymore in this context.Over the last two decades, many side-channel and fault attacks against cryptographic protocols and devices have been proposed in literature. This has led to the development of several implementation countermeasures against such attacks at different level of abstraction (e.g. physical, algorithmic and protocol-level countermeasures). However, the issue is not solved yet.Therefore, developing side-channel and fault resistant cryptographic devices at acceptable costs without sacrificing other design constraints like speed, area and power consumption still represents a very active research area as testified by the many conferences and recent developments. In particular, the recent competition for authenticated encryption (CAESAR competition) has drawn lot of attention in the community. The aims of the competition is to select an authenticated cipher candidate for widespread adoption, considering amongst other standard security requirements like integrity and confidentiality, also implementation criteria like performance. The first submission round of the CAESAR competition was closed in 2014, including a submission proposal involving prominent researchers from the George Mason University.
In this project, researchers from the Technical University of Munich and George Mason University will investigate the physical security of the most promising authenticated encryption candidates from the CAESAR competition.
Das Projekt wird in Zusammenarbeit mit der Bayerischen Forschungsallianz durchgeführt (bis 31.12.2015).
BaCaTec
BaCaTec - Sicherheit aus CMOS Fertigungsschwankungen
Sichere Schlüsselspeicher für kryptografische Schlüssel sind eine wichtige Voraussetzung, um vertrauenswürdige Umgebungen zu schaffen und sensible Daten zu schützen. Physical Unclonable Functions (PUFs) sind neue Sicherheits-primitive, die in Chips Geheimnisse aus Fertigungsschwankungen erzeugen. So können PUFs als Ersatz für herkömmliche nichtflüchtige sichere Schlüssel-speicher verwendet werden. Die größte Herausforderung in dieser Anwendung liegt darin, die Schlüssel zuverlässig unter verschiedenen Umweltbedingungen herzustellen. In dieser Kooperation zwischen Industrie und Wissenschaft werden bestehende Fehlerkorrekturverfahren für PUFs im Hinblick auf ihre Einsatz-möglichkeiten in der Praxis untersucht. Dies wird als Grundlage für neue, verbesserte Konzepte dienen. Abschließend werden die neuen Verfahren als FPGA-Prototypen implementiert.
Das Projekt wird in Zusammenarbeit mit dem Bayerisch-Kalifornischen Hochschulzentrum durchgeführt (01.07.2014-31.12.2015).
SMERCS
SMERCS - SGP 1°N Singapore Munich Exchange on Resistant Crypto Systems
In SMERCS entwickeln Wissenschaftler des Lehrstuhls für Sicherheit in der Informationstechnik an der Technischen Universität München, des Fraunhofer-Instituts für Angewandte und Integrierte Sicherheit (AISEC) und der Forschergruppe "Physical Attacks and Cryptographic Engineering" der Nanyang Technological University ein Hardware Security Modul (HSM) mit Hardwarebeschleunigung für aktuelle kryptografische Algorithmen, das als Basis für zukünfitge Kooperationen im Bereich der IT-Sicherheitsforschung dienen soll. Neben dem erzielten technologischen Fortschritt ermöglicht das Projekt insbesondere den Auf- und Ausbau eines Forschungsnetzwerkes im Bereich IT-Sicherheit und die individuelle Vernetzung von Nachwuchswissenschaftlern.
Das Projekt wird in Zusammenarbeit mit dem Bundesministerium für Bildung und Forschung BMBF durchgeführt (01.09.2012-31.12.2014).
HIVE
HIVE - Hyper-basierte innovative Verfahren zur Anomalieerkennung mit Hardwareunterstützung
Das Gesamtziel dieses Forschungsvorhabens ist es, innovative Verfahren zum Erlernen vertrauenswürdigen Systemverhaltens und zur Erkennung von Anomalien auf der Basis einer Kombination von maschinellen Lernverfahren und Virtualisierung zu entwickeln. Diese Verfahren werden durch eine Kombination von Hardware- und Softwaremechanismen im System abgebildet und so realisiert, dass sie in virtualisierungsbasierten Systemen eingesetzt werden können. Dieser Ansatz gewährleistet eine Komplexitätsreduktion und stellt gleichzeitig sicher, dass die entwickelten Sicherheitsdienste und Verfahren und ihre Realisierungen in einem möglichst breiten Anwendungsfeld eingesetzt werden können. Diese virtualisierbaren Primitive und Dienste schaffen damit die Grundlagen für verifizierbare und vertrauenswürdige IKT-Systeme.
In Zusammenarbeit mit dem Bundesministerium für Bildung und Forschung BMBF (01.05.2012-31.10.2014).
ARAMIS
ARAMIS - Automotive Railway and Avionic Multicore Systems
ARAMiS hat zum Ziel, durch den Einsatz von Multicore-Technologie in den Mobilitätsdomänen Automobil, Avionik und Bahn die technologische Basis zur weiteren Erhöhung von Sicherheit, Verkehrseffizienz und Komfort zu schaffen. Die nach der Durchführung dieses Projekts gewonnenen Erkenntnisse bilden zudem das unabdingbare Fundament für die erfolgreiche Vernetzung von Embedded Systems zu Cyber Physical Systems (CPS). Vor diesem Hintergrund wird das Projekt einen wichtigen Beitrag zum Erhalt und zur Stärkung der weltweiten Wettbewerbsfähigkeit deutscher Unternehmen der Domänen Automobil, Avionik und Bahn leisten.
In Zusammenarbeit mit dem Bundesministerium für Bildung und Forschung BMBF (01.12.2011-30.11.2014).