Quoryptan

Verbundprojekt: Quantencomputerresistente Kryptographie für Industrie- und Zahlungsverkehrsanwendungen

Das Projekt Quoryptan baut auf das vom BMBF geförderte Projekt Aquorypt (2019 – 2023) auf. Während dort grundlegende Bausteine für den Einsatz von quantencomputerresistenten Kryptographie-Verfahren erforscht wurden, werden beim Projekt Quoryptan die applikationsspezifischen Problemstellungen der zwei konkreten Anwendungen Industrieautomatisierung und elektronischer Zahlungsverkehr untersucht. Dabei werden gleichzeitig die theoretischen Grundlagen der Post-Quanten-Kryptographie, insbesondere hinsichtlich des Schutzes gegen Angriffe, weiterentwickelt und Lösungen für den Übergang von konventionellen Verfahren zu quantencomputerresistenten Verfahren entwickelt.

Der Lehrstuhl beschäftigt sich im Projekt mit der Entwicklung und Optimierungen von kryptographischen Verfahren für die oben genannten Anwendungsfälle. Dabei liegt der Fokus auf RISC-V basiertem Hardware-Software Codesign. Konkret sollen sichere und ressourcenschonende Implementierungen in Hardware und Software erforscht und gegen Seitenkanalangriffe abgesichert werden.

In Zusammenarbeit mit dem Bundesministerium für Bildung und Forschung BMBF (01.03.2024 – 28.02.2027)

Weitere Informationen unter: https://www.forschung-it-sicherheit-kommunikationssysteme.de/projekte/quoryptan


CeCaS

Verbundprojekt:Central Car Server - Supercomputing für Automotive MANNHEIM - CeCaS

Zur Alltagstauglichkeit automatisierter, vernetzter E-Fahrzeuge fehlen energieeffiziente, kostengünstige
HighEnd Compute Plattformen, die bei vollständiger Automotive-Qualifizierung (ASIL-D) mit den
Anforderungen an Rechenleistung und Komplexität Schritt halten. CeCaS zielt auf ein leistungsfähiges
Central Car Server-Konzept auf Basis neuer Automotive-qualifizierter Hochleistungsprozessoren,
unterstützt durch applikations-spezifische Beschleuniger und adaptive Automotive SW-Stack.
Es geht um Performance und Sicherheit aus einem Guss – und die Zukunftsfähigkeit der Automobilindustrie.  

Sicheren Prozessors erfordern sichere Speichersubsystem. Die Lehrstuhl für Sicherheit in der Informationstechnik
trägt zur Entwicklung eines Safes&Secure Speichercontrollers bei. Der Fokus liegt auf dem Schutz von
flüchtigem und nicht-flüchtigem Speicher gegen Cold-Boot- oder Speichermanipulationsangriffe durch
Speicherverschlüsselung und Integritätsschutzmechanismen. Zudem wird die Kombination von
Verschlüsselung mit Fehlerkorrekturcode untersucht.

In Zusammenarbeit mit dem Bundesministerium für Bildung und Forschung BMBF (01.12.2022 – 30.11.2025)
 


SIPSENSIN

Verbundprojekt: Sicherheit von IoT-Pumpen-Aggregaten in sensiblen Infrastrukturen

Die Vernetzung von Maschinen als IoT-Aggregate, sowie die Verfügbarkeit von Sensordaten in der Cloud ermöglichen neue Geschäftsmodelle und Optimierungsprozesse. Neben all diesen Vorteilen birgt die Vernetzung auch neue Herausforderungen und große Gefahren, insbesondere für Anwendungen in sensiblen Infrastrukturen. Hydraulische Systeme (d.h. Pumpen inkl. ihrer elektrischen Antriebe und elektronischen Regelsysteme) gehören in vielen Anwendungsgebieten zu solchen sensiblen Infrastrukturen. Für KSB als Pumpenhersteller ist es daher von zentraler Bedeutung, sichere IoT-Systeme für Pumpenaggregate zu entwickeln, um ihren Betrieb zu sichern, frühzeitig auf Angriffe und auf Anomalien reagieren zu können und um so schwerwiegende Ausfälle zu vermeiden.
Zentrale Notwendigkeit einer solchen Anforderung an Pumpensysteme ist der Einsatz künstlicher Intelligenz (KI), welche die Sensordaten analysiert und heute typischerweise auf einer Cloud-Lösung basiert. Da die Datenmengen, welche beim Überwachen von Pumpen anfallen, von enormem Umfang sind, ist es äußerst wichtig, sich mit künstlicher Intelligenz auf Edge Devices zu befassen und proaktiv Maßnahmen zu ergreifen, um die Datenmengen zu reduzieren, welche zur Cloud gesendet werden.
Durch Reduktion der zu übertragenden Daten sinken auch damit verbundene Kosten und die benötigte Energie für die Übertragung und die Auswertung in der Cloud. Die Datensicherheit wird so verbessert, denn je weniger Daten übertragen werden, umso weniger kann abgehört, analysiert und missbraucht werden.
Ziel des Vorhabens ist es daher, Sensordaten direkt auf dem Gerät zu bewerten, um Datentransfers in die Cloud stark zu reduzieren, sowie die Datenauswertung auf dem Gerät angriffssicher und ressourceneffizient zu gestalten. Obwohl sich diese beiden Kriterien teilweise widersprechen, soll eine möglichst gute Balance zwischen diesen Designparametern getroffen werden.

In Zusammenarbeit mit dem Bundesministerium für Bildung und Forschung BMBF (01.08.2022 – 31.07.2025)


EMDRIVE

Verbundprojekt: Plattform für verteilte heterogene Automotive-Echtzeit Rechennetzwerk-Architekturen MANNHEIM - EMDRIVE

Die Systemarchitekturen im Automobil befinden sich im radikalen Wandel. Der Trend zum universellen Einsatz von künstlicher Intelligenz (KI) in den Steuerungen und die damit zusammenhängende Cyber-Security verschärft die Lage weiter. Um hier Abhilfe zu schaffen, wird in EMDRIVE von den Partnern ein hierarchisches und skalierbares Plattformkonzept für verteilte heterogene Automotive-Echtzeit Rechennetzwerk-Architekturen erarbeitet. Hierbei steht eine KI-basierte Hardware-gestützte Monitoring und Diagnose des Systems im Vordergrund, sowie eine dynamische Allokation der verfügbaren Rechenressourcen. Die Technische Universität München erforscht in EMDRIVE die Aspekte des Monitoring und der Diagnostizierbarkeit von Signalen und Nachrichten, welche künftige Systeme von verteilten Automotive Rechenplattformen haben. Hierbei wird die TUM eine Diagnoseeinheit konzipieren, welche Nachrichten auf den Systemschnittstellen mithören kann und Status- sowie Alarm-Nachrichten an übergeordnete Kontrolleinheiten des Gesamtsystems abgibt. Da der hohe Informationsgehalt der Diagnoseeinheit diese zu einem potentiellen Angriffsziel macht, wird die TUM die Diagnoseeinheit auf Sicherheitslücken analysieren und notwendige Gegenmaßnahmen evaluieren. Neben der Diagnoseeinheit, wird ein weiterer Fokus der TUM bei EMDRIVE auf der Validierung der Konsistenz und Plausibilität der Entscheidungen von KI-Beschleuniger im Zusammenhang mit Safety-Aspekten des Gesamtsystems liegen. Darüber hinaus wird die TUM die Sicherheit von KI-Beschleunigern untersuchen. Hierzu wird erforscht, welche Informationen von KI-Beschleunigern mittels Angriffen wie der Seitenkanalanalyse gewonnen werden können und wie solche Angriffe mittels entsprechender Gegenmaßnahmen verhindert werden können.

In Zusammenarbeit mit dem Bundesministerium für Bildung und Forschung BMBF (01.02.2022 – 31.01.2025)


PoQsiKom

Post-Quanten-sichere Kommunikation für Industrie 4.0 mit international standardisierten Vertrauensankern

Der stark wachsende Trend zur intelligenten Fertigung mit einer dezentralen Steuerung benötigt immer
leistungsfähigere und stärker vernetzte Komponenten. Dabei wird das "Zero Trust” Prinzip immer wichtiger.
Das bedeutet, dass von Grund auf keinem Kommunikationspartner vertraut wird und alle Verbindungen,
Daten und Zugriffe authentifiziert werden müssen. Zum Schutz der übertragenen und verarbeiteten Daten
und zur Überprüfung der Vertrauenswürdigkeit der Daten werden physische Vertrauensanker benötigt.
Diese können eine sichere Speicherung von digitalen Identitäten oder anderen Daten mit hoher
Sicherheitsanforderung gewährleisten.
In diesem Projekt wird ein Vertrauensanker für Industrie 4.0 Applikationen erforscht. Durch die Definition
einer generischen Programmierschnittstelle (API) wird garantiert, dass der Vertrauensanker von
Entwicklern und Integratoren effizient und fehlerfrei genutzt werden kann. Zusätzlich ermöglicht diese API
in Software umgesetzte kryptografische Verfahren in eine Hardware-Lösung zu migrieren, ohne dass auf
Anwendungsseite Änderungen nötig werden.
Mit einem Anwendungsbeispiel, welches den Fernbetrieb einer Maschine ohne physische
Anwesenheit eines Bedieners vorsieht, sollen die Flexibilität und mögliche Einsatzgebiete des generischen
Vertrauensankern im Bereich Industrie 4.0 aufgezeigt werden. Ein besonderer Fokus ist hier auch die
Realzeitanforderung. Durch den Einsatz von Hardware-Beschleunigern wird die Ausführungszeit der
rechenintensiven kryptografischen Algorithmen reduziert. Dadurch können schnelle Reaktionszeiten
garantiert werden. Um auch langfristige Sicherheit in der Ära von leistungsstarken Quantencomputern
gewährleisten zu können, werden zudem spezielle Hardware-Beschleuniger für Post-Quanten-Kryptografie
erforscht.

In Zusammenarbeit mit dem Bundesministerium für Wirtschaft und Energie (01.12.2021-30.11.2024).


6G-life

Digitale Transformation und Souveränität zukünftiger Kommunikationsnetze

Projektziele

Das Projekt zielt darauf ab, Forschung für zukünftige 6G-Kommunikationsnetze für Mensch-Maschine-Kommunikation voranzutreiben. Forschungsergebnisse sollen publiziert werden und damit der Allgemeinheit zur Verfügung gestellt werden. Zudem sollen Ergebnisse weltweit patentiert und standardisiert werden. Damit wird die digitale Souveränität der Bundesrepublik Deutschland abgesichert und Startups, Mittelstand und Industrie hinsichtlich neuer Technologien nachhaltig unterstützt. Im Verlauf des Projekts sollen dafür weitere Ausgründungen stattfinden. Um die genannten Ziele sicherzustellen, arbeiten Wissenschaftler verschiedenster Disziplinen und Fachbereiche der Technischen Universität München (TUM), als auch  der Technischen Universität Dresden (TUD) zusammen. Grundpfeiler dieses Projekts ist somit die universitäre Spitzenforschung.

•  Forschung 6G-Kommunikationsnetze

•  Patentierung und Standardisierung von Forschungsergebnissen

•  Digitale Souveränität der Bundesrepublik Deutschland

•  Nachhaltige und innovative Konzepte für Startups, Mittelstand und Industrie

Zusammenfassung

Wärend im aktuellen 5G Netz die Kommunikation zwischen Maschinen im Vordergrund steht, wird mit 6G der Mensch und seine Interaktion mit Maschinen und der virtuellen Welt im Mittelpunkt stehen. Deutschland soll hierbei eine Schlüsselrolle einnehmen und durch universitäre Forschungsarbeit wesentlich zum Erfolg eines nachhaltigen, sicheren, resilienten und schnellen Kommunikationsnetzes beitragen. Mit 6G-life werden Grundlagen erforscht, anhand von Demonstratoren realisiert und zur Standardisierung einer neuen Technologiegeneration beigetragen.

Der Lehrstuhl für Sicherheit in der Informationstechnik beteiligt sich an der Absicherung der Kommunnikation mittels Post-Quanten Kryptografie. Dabei sollen entsprechende Verfahren auf Open-Source Prozessorarchitekturen (RISC-V) implementiert werden. Kernbereiche stellen hierbei digitale Signaturverfahren dar um Authentisierung zu gewährleisten, sowie Attribut-Basierte Verschlüsselung, welche im Rahmen von Cloud-, Edge- und Endgeräten zunehmend an Bedeutung gewinnt.

Das Projekt ist ein universitäres Grundlagenforschungsprojekt ohne Industriebeteiligung. Es wird über einen Zeitraum von vier Jahren durchgeführt, startet am 15.08.2021 und endet am 14.08.2025.

Weitere Informationen finden sich unter https://6g-life.de


6G Zukunftslabor Bayern – 6G Future Lab Bavaria

6G Zukunftslabor Bayern – 6G Future Lab Bavaria

Project Objectives

Die Ziele des 6G Pilotvorhabens sind, neuartige und grundlegende Mechanismen für 6G zu erforschen, ihre Realisierbarkeit in einer Proof-of-Concept Realisierung zu demonstrieren, sie hinsichtlich einer 6G Roadmap aufzubereiten und darin weiterreichende konkrete zukunftsweisende Forschungsfragen zu skizzieren. Die Projektergebnisse sollen Forschung und Lehre zugutekommen und der Allgemeinheit diskriminierungsfrei beispielsweise durch Veröffentlichungen zur Verfügung gestellt werden. Damit bildet dieses Projekt die Grundlage für den Know-How Transfer von der Wissenschaft in die Wirtschaft zum Thema 6G zum Beispiel in Form von Patenten und Ausgründungen. Dieser Wissenstransfer wird insbesondere durch die unterschiedlichen Disziplinen der beteiligten Wissenschaftler der Technischen Universität München mit ihren vielfältigen und weitreichenden Kontakten in die Wirtschaft ermöglicht und unterstützt.

  • 6G fundamental research
  • 6G experimental platform
  • 6G roadmap

Zusammenfassung

Während die Entwicklung und Realisierung der fünften Generation (5G) Mobilkommunikation in vollem Gange ist, beginnen in Forschung und Industrie bereits die konkreten strategischen Überlegungen für die folgende sechste Generation (6G) mit Zielhorizont im Jahr 2030. Die Wirtschaft und Wissenschaft im Freistaat Bayern sollen frühzeitig durch konkrete Grundlagenforschung in die Lage versetzt werden, 6G aktiv mitzugestalten und damit eine Vorreiterrolle einzunehmen. Erwartete wichtige Innovationssprünge werden in 6G hinsichtlich intelligenter und an die Umgebung anpassungsfähiger Kommunikation, Nachhaltigkeit, Verfügbarkeit und Sicherheit kritischer Infrastruktur erwartet.

Dieses Projekt beschreibt das 6G Pilotvorhaben „6G Zukunftslabor Bayern“, das die wichtigsten Grundlagen für 6G erforscht und für weitere wissenschaftliche Untersuchungen, die wirtschaftliche Weiterentwicklung und Standardisierung aufbereitet. Das Pilotvorhaben wird an der Technischen Universität München über drei Jahre mit Start im Frühjahr 2021 durchgeführt.

Partner:
  • Lehrstuhl für Kommunikationsnetze (TUM-LKN), Prof. Dr.-Ing. Wolfgang Kellerer (Project Coordinator)
  • Lehrstuhl für Medientechnik (TUM-LMT), Prof. Dr.-Ing. Eckehard Steinbach
  • Lehrstuhl für Theoretische Informationstechnik (TUM-LTI), Prof. Dr.-Ing. Dr. rer. nat. Holger Boche
  • Network Architectures and Services (TUM-NET), Prof. Dr.-Ing. Georg Carle
  • Lehrstuhl für Datenverarbeitung (TUM-LDV), Prof. Dr.-Ing. Klaus Diepold
  • Machine Learning (TUM-MLI), Prof. Dr. sc. techn. Reinhard Heckel
  • Lehrstuhls für Integrierte Systeme (TUM-LIS), Prof. Dr. Andreas Herkersdorf
  • Lehrstuhl für Nachrichtentechnik (TUM-LNT), Prof. Dr.sc.tech. Gerhard Kramer
  • Lehrstuhl für Kommunikationsnetze (TUM-LKN-CM), PD Dr.-Ing. habil. Carmen Mas Machuca
  • Chair of Connected Mobility (TUM-CM), Prof. Dr.-Ing. Jörg Ott
  • Lehrstuhl für Sicherheit in der Informationstechnik (TUM-SEC), Prof. Dr.-Ing. Georg Sigl
  • Methoden der Signalverarbeitung (TUM-MSV), Prof. Dr. Wolfgang Utschick
  • Codierung und Kryptographie (TUM-COD), Prof. Dr.-Ing. Antonia Wachter-Zeh

In Zusammenarbeit mit dem Bayerisches Staatsministerium für Wirtschaft, Landesentwicklung und Energie (01.05.2021-30.04.2024).


APRIORI

Resilienz gegen Fehlerinjektionsangriffe für verbesserten Datenschutz von IoT-Endgeräten

Motivation
In der zunehmend vernetzten Welt des Internets der Dinge (Internet of Things, IoT) sammeln und verarbeiten kleine, stark ressourcenbeschränkte Geräte sensible Daten. Diese Daten werden über drahtlose Verbindungen empfangen und zu Servern gesendet oder mit anderen berechtigten Geräten geteilt. Oft sind die Geräte dabei potenziellen Angreifenden zugänglich, was nicht nur Angriffe auf Protokollebene, sondern auch Manipulationen der Hardware ermöglicht. Es ist daher erforderlich, existierende Angriffspfade genau zu verstehen und geeignete Sicherheitsmechanismen zu entwickeln.

Ziele und Vorgehen
Das französisch-deutsche Projekt APRIORI (Advanced Privacy of IoT Devices through Robust Hardware Implementations) zielt darauf ab, einen hardwarebasierten Schutz von privaten Daten in IoT-Geräten zu gewährleisten und sie gegen Angriffe abzusichern. Die Herausforderung hierbei ergibt sich insbesondere dadurch, dass viele IoT-Geräte aus Kostengründen keine sicherheitsspezifische Hardware besitzen. Um diesen Nachteil auszugleichen, werden in APRIORI Komponenten für eine Vertrauensbasis in Form eines ressourcensparenden, sicheren Chips entwickelt. Dieses sogenannte Secure Element ermöglicht eine eindeutige Identifikation mittels Physical Unclonable Functions, welche einen digitalen Fingerabdruck, basierend auf einzigartigen, winzigen Unterschieden in der Beschaffenheit der Hardware erzeugen. Dabei liegt ein Hauptaugenmerk von APRIORI darauf, Fehlerinjektionsangriffe zu erkennen und zu verhindern. Bei solchen Angriffen manipulieren Angreifende mit physischem Zugriff auf ein Gerät äußere Einflüsse wie die Temperatur gezielt, um daraus Erkenntnisse über geheime Informationen innerhalb des Geräts zu erlangen. Das Projekt APRIORI profitiert von der Zusammenarbeit deutscher und französischer Partner, die durch ihre Expertise in der Entwicklung sicherer Hardware und Software zum Erfolg des Projekts beitragen.

Innovationen und Perspektiven
Das IoT wird in den nächsten Jahren noch allgegenwärtiger werden und alle Bereiche unserer Wirtschaft und unseres täglichen Lebens durchdringen. Dabei wird eine Vielzahl an Daten gesammelt, die wiederum die Grundlage für Verbesserungen und Innovationen sind. Durch IoT-Geräte werden jedoch in Zukunft auch immer mehr sensible Unternehmensinformationen oder personenbezogene Daten übermittelt. APRIORI trägt mit den entwickelten Abwehrmechanismen und Methoden dazu bei, die Sicherheit und den Datenschutz auch bei Systemen zu gewährleisten, die sensible Daten erheben und verarbeiten. Dadurch wird das Vertrauen in das IoT als wichtige Zukunftstechnologie gestärkt.

In Zusammenarbeit mit dem Bundesministerium für Bildung und Forschung BMBF (01.06.2021-31.05.2024).


FIDES

Knowhow-Schutz und Identifizierbarkeit von Elektronikkomponenten für vertrauenswürdige Produktionsketten

Im Projekt "Knowhow-Schutz und Identifizierbarkeit von Elektronik-komponenten für vertrauenswürdige
Produktionsketten" (FIDES) entwickeln Partner aus Industrie und Forschung Lösungen für die
Gewährleistung der Authentizität und Integrität elektronischer Komponenten im Gesamtsystem, um
Vertrauenswürdigkeit über den ganzen Produktlebenszyklus si-cherzustellen. Dazu kommen auf Chipebene
Methoden zur Ableitung von Fingerabdrücken aus intrinsischen Hardwareeigenschaften sowie des Reverse
Engineerings zum Einsatz. Auf Leiterplattenebene sollen Eigenschaften von Standardkomponenten
vermessen werden, woraus Fingerabdrücke für die Echtheitsüberprüfung bestückter Leiterplatten generiert
werden. Zur Messung dieser Eigenschaften werden soweit möglich Standard-Chips verwendet aber auch
spezielle ASICs und Leiterplatten entwickelt. Im System werden geeignete Softwareschnittstellen
geschaffen, die einen Zugriff auf alle von den Fingerabdrücken abgeleiteten Identitäten von Chips und
Leiterplatten ermöglichen. Die für verschiedenste Bereiche der globalen Wertschöpfungskette einsetzbaren
Methoden werden am Beispiel eines Tachographen-Systems entwickelt und in einem verallgemeinerten
Demonstrator implementiert, um die breite Einsetzbarkeit der Projektergebnisse von FIDES in Sensorbasierten
Elektronikprodukten und deren Lieferketten zu zeigen.

In Zusammenarbeit mit dem Bundesministerium für Bildung und Forschung BMBF (01.03.2021-29.02.2024).


SAFEST

European Union Sponsored Twinning Project in Collaboration with Taltech University

SAFEST is a European Union-sponsored twinning project with the objective of transferring expertise and know-how from established European teams to the hardware security center of Taltech university. This project has five European partners:  the French National Center for Scientific Research (CNRS), the Technical University of Munich (TUM), Catholic University Leuven (KU Leuven) in Belgium, and the Technical University of Graz (TU Graz) in Austria. During this project, apart from concentrating on the common research objectives,  our focus would also be on the staff exchange and the organization of joint workshops.  The Technical University of Munich will be focusing on the topics of reverse engineering, logic locking, and hardware Trojan for this project. In the world of ASIC design, where the development of ASIC is handled by multiple different parties (from university laboratories to foundries), it is important to assure that the final design indeed performs as per the given specification and does not do anything additional or anything less. In that context, the application of reverse engineering is very important as it provides a guarantee of the ASIC functionalities from the security point of view. On the other hand, reverse engineering tools can also be used to reverse engineer protected IPs. Similarly, hardware Trojans can create severe vulnerabilities in the design by adding malicious circuits to the ASIC designs, Therefore, evaluation of ASIC against hardware Trojans using reverse engineering tools is another interesting research direction. In this project, in collaboration with Taltech university, TUM will focus on the aforementioned aspects of reverse engineering and hardware Trojans. 

further information

https://cordis.europa.eu/project/id/952252

01.01.2021 - 31.12.2023


SIKRIN-KRYPTOV

BMBF-Projekt SIKRIN-KRYPTOV - Seitenkanalsicherheit von Quantencomputer-resistenten kryptografischen Verfahren für hydraulische Systeme in kritischen Infrastrukturen

Das Internet der Dinge (IoT) verändert disruptiv unsere Arbeitswelt. Die Vernetzung von Maschinen sowie die Verfügbarkeit von Sensordaten in der Cloud erschließen neue Geschäftsmodelle und Optimierungsprozesse, z. B. bezüglich Auslastung und Verfügbarkeit. Neben all diesen Vorteilen birgt die Kommunikation und Vernetzung auch große Gefahren, insbesondere was sicherheitskritische Infrastrukturen angeht. Hydraulische Systeme (d. h. Pumpen inkl. ihrer elektrischen Antriebe und elektronischen Regelungssysteme) gehören in vielen Anwendungsgebieten zu diesen sicherheitskritischen Infrastrukturen. Für KSB als einer der weltweit größten Pumpenhersteller ist es deshalb von zentraler Bedeutung, ein entsprechendes Sicherheitskonzept für Pumpen in sicherheitskritischen Infrastrukturen zu haben. Zentraler Teil eines solchen Sicherheitskonzeptes stellt die Kryptografie dar. Ziel dieses Projekts ist es, Signatur- und Verschlüsselungsverfahren zu untersuchen, welche sowohl robust gegenüber Quantencomputern sind, als auch effizient in „Embedded Hardware“ und damit in Pumpenregelungssystemen integriert werden können. Die Technische Universität München (TUM) unterstützt die Projektpartner bei der sicheren Implementierung dieser neuen Quantencomputer-resistenten Signatur- bzw. Verschlüsselungsverfahren. Dabei liegt der Fokus auf der Absicherung gegen Seitenkanal- und Fehlerattacken. Diese Angriffe erlauben es, durch die Beobachtung des Stromverbrauchs der ausführenden Hardware bzw. durch systematisches Herbeiführen von fehlerhaften Berechnungen, Informationen über verarbeitete Daten zu erhalten und erlauben somit eine Extraktion der verwendeten kryptografischen Schlüssel. Die Effektivität dieser Angriffe wird auf der Zielplattform evaluiert, um die Implementierung durch geeignete Gegenmaßnahmen abzusichern. Hierbei wird das jeweilige Verfahren sowie dessen Integration in das Gesamtsystem betrachtet.

In Zusammenarbeit mit dem Bundesministerium für Bildung und Forschung BMBF (01.11.2019-31.10.2022).


Aquorypt

BMBF-Projekt Aquorypt - Anwendbarkeit quantencomputerresistenter kryptografischer Verfahren

Quantencomputer mit großer Rechenleistung werden in der Lage sein, alle gängigen kryptografischen Verfahren für digitale Signaturen und zum Schlüsselaustausch zu brechen. Es existieren bereits erste quantencomputerresistente kryptografische Verfahren, die aber noch in die relevanten Anwendungen integriert werden müssen, bevor derartige Quantencomputer zur Verfügung stehen und zur Gefahr für die IT-Sicherheit werden. Das Projekt Aquorypt untersucht daher die Anwendung und praktische Umsetzung von quantencomputerresistenten kryptografischen Verfahren in zwei wichtigen Bereichen: eingebettete Systeme im Industriebereich und Chipkarten-basierte Sicherheitsanwendungen. Eingebettete Systeme im Industriebereich zeichnen sich vor allem durch hohe Echtzeitanforderungen und eine sehr lange Lebensdauer aus. Chipkarten-basierte Sicherheitsanwendungen sind vor allem für hohe Sicherheitsansprüche bei gleichzeitig geringem Speicherplatz und geringer Rechenleistung bekannt. Um alle genannten Anforderungen zu erfüllen, liegen die Schwerpunkte des Projekts bei der Auswahl geeigneter quantencomputerresistenter Verfahren mit ausreichendem Sicherheitsniveau, bei der Realisierung von effizienten Hard- und Software-Lösungen mit einer optimalen Abstimmung auf Systemebene und bei der Sicherstellung der Resilienz gegen Seitenkanal- und Fehlerangriffe. Des Weiteren werden Migrationspfade für bestehende Systeme von herkömmlichen zu quantencomputer-resistenten Verfahren aufgezeigt. Somit können bereits bestehende Systeme migriert und eine langfristige Sicherheit gewährleistet werden.

In Zusammenarbeit mit dem Bundesministerium für Bildung und Forschung BMBF (01.09.2019-31.08.2022).


RESEC

BMBF-Projekt RESEC - Systeme und Methoden für die Analyse und Rekonstruktion höchstintegrierter Sicherheitsschaltungen

Ziel des vorgeschlagenen Projekts ist es, neue Methoden des Reverse Engineering zu erforschen, mit welchen die informations-technische Hardware Sicherheit (Identität bezüglich Entwurf) auch von höchstintegrierten Schaltungen ab 28 nm gewährleistet werden kann und als Prozess einschließlich der dafür erforderlichen technischen Systeme und Software bereitzustellen. Hierzu ist es erforderlich, auch bei aktuellen Technologien jenseits von 40 nm

1. Bausteine gegen ihre Entwurfsdaten Layout und Netzliste zuverlässig zu verifizieren.

2. Die Wirksamkeit eigener Maßnahmen gegen Reverse Engineering Dritter quantitativ bewerten zu können. Für Dritte ist das Reverse Engineering einer Schaltung die notwendige Voraussetzung für eine Kompromittierung mittels eines Hardware Trojaners -also einer Änderung des Maskensatzes und kann sowohl invasive wie nicht-invasive Angriffe unterstützen

3. an den technischen Fortschritt angepasste Methoden zur Erkennung von Diebstahl geistigen Eigentums zu schaffen.

4. Erkenntnisse zur Post Quantum Realisierung von Sicherheitsbausteinen und der Erkennbarkeit von Hardware Trojanern in diesen zu gewinnen.

weitere Informationen

Im Zusammenhang mit diesem Projekt wird mithilfe der Europractice Initiative ein ASIC-Chip gefertigt. Dabei wird die UMC 65nm Technologie verwendet.

In Zusammenarbeit mit dem Bundesministerium für Bildung und Forschung BMBF (01.08.2019-31.07.2022).


BayFrance:

Förderprogramm zur Anbahnung bayerischer-französischer Kooperationen in der Forschung und Lehre

In der zunehmend vernetzten Welt der Industrie der Zukunft sind Maschinen zunehmend miteinander verbunden. Außerdem werden in solchen Netzwerken immer mehr kleine, kostengünstige Geräte wie Sensoren und Aktuatoren eingesetzt. In diesem Projekt arbeiten Forscher des Lehrstuhls für Sicherheit in der Informationstechnologie der Technischen Universität München und des Safe and Secure Hardware Teams von Télécom ParisTech an Methoden, die einen sicheren, zuverlässigen Betrieb von und einen sicheren Fernzugriff auf Maschinen ermöglichen. Der wissenschaftliche Fokus des Projekts liegt auf der Analyse der Auswirkungen von Fehler- und Seitenkanalangriffen auf die neue RISC-V-Architektur, auf sichere Schlüsselspeicher auf Basis von Physical Unclonable Function und auf kryptographische Algorithmen. Ziel des Projekts ist es, eine gemeinsame Wissensbasis zu schaffen und Themen für und in Vorbereitung auf ein zukünftiges Forschungsprojekt zu identifizieren.

Projekt Laufzeit bis 31.12.2019


Mithril

Maßnahmen der IT-Sicherheit zur hochsicheren Hardware Industriealisierung

Hauptbestandteil eines jeden IT-Computersystems – wie auch in diesem Projekt – ist die zugrundeliegende Hardware. Ihre sichere Implementierung ist fundamentale Voraussetzung für die Zuverlässigkeit und Sicherheit des gesamten Systems. Selbst wenn aus Kostengesichtspunkten nicht die gesamte Hardware abgesichert werden kann, ist es dennoch essentiell im Gesamtkonzept eine hochsichere Hardwarebasis vorzusehen. Diese erschwert ein Kompromittieren von Systemen, z.B. das Umgehen von Software basierten Sicherheitsmaßnahmen und ermöglicht einen sicheren Betrieb selbst bei potentiell kompromittierten Teilsystemen. Im Rahmen des Projektes sollen Möglichkeiten zum Aufbau einer sicheren und vertrauenswürdigen Hardwarebasis evaluiert und ihre Umsetzbarkeit prototypisch nachgewiesen werden. Hierfür muss auch die gesamte Produktionskette betrachtet werden. So existieren beispielsweise im Bereich der Chip-Produktion Möglichkeiten, unterschiedlichste Hardware-Trojaner einzufügen, oder später nach der Produktion z.B. mittels Fehlerangriffen kritische Funktionalitäten wie Verschlüsselungsmechanismen auszuhebeln. Für den Aufbau einer hochsicheren Hardwarebasis müssen folgende Schritte berücksichtigt werden:

• Auswahl eines sicheren Chip Grunddesigns
• Auswahl und Implementierung von Mechanismen zum Schutz vor Hardware- Trojanern und Angriffen
• Bewertung ausgewählter Schutzmechanismen mit Bezug auf die Anwendbarkeit in gängigen Produktionsverfahren
• Absicherung der Peripherie mit Hinblick auf ein System-on-Chip (SoC) Design

Die Erstellung einer hochsicheren Hardwarebasis zeichnet sich durch eine hohe Komplexität aus, bei der unterschiedlichste Bereiche thematisch ineinandergreifen und zum Gesamtsicherheitskonzept beitragen. Das MITHRIL Projekt will sich dieser Komplexität annehmen und Möglichkeiten für eine durchgängig sichere Herstellung ableiten. Dabei wird die gesamte Kette vom Design über Entwicklung, Produktion, Integration und Test beleuchtet.  

Projekt Laufzeit 01.10.2019-30.09.2022


SecForCARs

BMBF-Projekt Security For Connected, Autonomous caRs (SecForCARs) - entwickelt neue Ansätze für IT-Sicherheit in autonomen Fahrzeugen

Je mehr die Elektronik Autos lenkt, beschleunigt und bremst, desto wichtiger werden der Schutz vor Angriffen und die IT-Sicherheit im Fahrzeug. Vor dem Hintergrund eines rapide steigenden Vernetzungsgrades von Fahrzeugen und des sich abzeichnenden Trends zu hoch automatisierten und autonomen Fahrzeugen („Connected, Autonomous caRs“ = CARs), müssen IT-Sicherheit (Security) und die möglichen Folgen für die funktionale Sicherheit (Safety) gemeinsam betrachtet werden. Im Fokus stehen bei CARs die verteilten Regelkreise startend vom Sensor über die in den Steuergeräten zu verarbeitenden Sensordaten bis zu den Aktuatoren.

Der Lehrstuhl für Sicherheit in der Informationstechnik arbeitet in dem Verbundvorhaben „Security For Connected, Autonomous caRs“ (SecForCARs) zusammen mit 14 Partnern aus Industrie und Wissenschaft an neuen Ansätzen für die IT-Sicherheit in selbstfahrenden Autos. Das dreijährige Projekt startete am 1. April 2018 und wird durch das Bundesministerium für Bildung und Forschung mit 7,2 Millionen Euro gefördert.

Bereits heute bieten Fahrzeuge vielfältige Kommunikationsschnittstellen und immer mehr automatisierte Fahrfunktionen wie beispielsweise Abstands- und Spurhalteassistenten. Die Automobilindustrie arbeitet an vernetzten und vollständig automatisierten Modellen, deren Elektronikarchitektur sich deutlich von bisherigen Fahrzeugen unterscheiden wird. Sie muss viel mehr Daten in viel kürzerer Zeit erfassen und zuverlässig verarbeiten. Und sie soll alle Fahrfunktionen direkt steuern können. Somit steigen auch die Sicherheitsanforderungen.

Mit seinem Fokus auf selbstfahrende Autos hebt sich SecForCARs deutlich von bisherigen Forschungs-Initiativen zur IT-Sicherheit im Automobil ab. Vernetzte Autos bieten beim automatisierten Fahren potenziell viele Vorteile. Gleichzeitig sind Schnittstellen nach außen ein Ziel für Angriffe. Hiergegen wollen die Projektpartner neuartige Schutzmechanismen erforschen und evaluieren.

Der Lehrstuhl für Sicherheit in der Informationstechnik beteiligt sich in SecForCARs insbesondere bei Mechanismen für die Sicherheitsarchitektur und Sensorsicherheit, und trägt zur Absicherung der in SecForCARs entwickelten Plattform und deren Kommunikation mit anderen Komponenten bei.

In Zusammenarbeit mit dem Bundesministerium für Bildung und Forschung BMBF, Projektlaufzeit: 04/2018 – 03/2021. Verlängerung bis 31.12.2021.

Projektpartner: AUDI AG, ESCRYPT GmbH, Fraunhofer Institut AISEC, Fraunhofer Institut IEM, Freie Universität Berlin, Hochschule Karlsruhe, Infineon Technologies AG, Itemis AG, Mixed Mode GmbH, Robert Bosch GmbH, Schutzwerk GmbH, Technischen Universität Braunschweig, Technische Universität München, Universität Ulm, Volkswagen AG


DFG gefördertes Projekt:

Entwurf und Anwendung von Codes für Post-Quantum Kryptographie

Förderung: 01.04.2020 - 31.03.2023

Das Ziel des Projekts ist die Entwicklung praktischer code- und gitterbasierter Post-Quantum Kryptosysteme mit Fokus auf die verwendeten Kodierungsverfahren. Dies erfordert: i) die Untersuchung von verschiedenen Kodierungsverfahren, um die Schlüssel-, Ciphertext- und Signaturgrößen der Systeme zu reduzieren; und ii) die Absicherung der verwendeten Kodierungsverfahren gegen Implementationsangriffe (Seitenkanalangriffe). Das Projekt wird zusammen mit dem Lehrstuhl für Codierung für Kommunikation und Datenspeicherung durchgeführt, wobei der Fokus unseres Lehrstuhls auf der Absicherung der Implementierungen liegt.