Bachelor's Theses
Training und Inferenz von Support Vector Machines mit Fully Homomorphic Encryption
Description
Fully Homomorphic Encryption (FHE) ermöglicht es, Berechnungen auf verschlüsselten Daten durchzuführen, ohne diese zu entschlüsseln. Support Vector Machines (SVMs) sind Machine-Learning-Modelle, die zur Klassifikation eingesetzt werden können. Der Nachteil bei der Anwendung von SVMs mit FHE ist, dass viele der benötigten nichtlinearen Funktionen, wie z. B. Kernel-Funktionen, im FHE-Berechnungsmodell nur approximiert werden können.
Prerequisites
Das Ziel dieser Arbeit ist die Entwicklung und Implementierung von SVMs mit FHE, die über binäre Klassifikationen hinausgehen. Im Fokus steht dabei das Training auf verschlüsselten Daten. Die Arbeit umfasst:
· Die theoretische Analyse der Machbarkeit von SVMs mit FHE, insbesondere für nichtlineare Kernel-Funktionen.
· Die praktische Umsetzung von SVMs mit FHE für verschiedene Aufgaben (z. B. Multiklassen-Klassifikation und Regression).
· Eine Evaluierung der Modelle hinsichtlich ihrer Effizienz und Genauigkeit im Vergleich zu unverschlüsselten Implementierungen.
Contact
Kontakt:
Bei Interesse oder Fragen wenden Sie sich bitte an Markus Bever (markus.bever@aisec.fraunhofer.de).
Supervisor:
Master's Theses
Secure Hardware & Confidential Computing (Co-supervised by Fraunhofer AISEC and TUM SEC)
Description
We are offering a joint opportunity for motivated students to work on innovative topics in hardware-assisted security and confidential computing. The work involves extending and integrating security mechanisms in modern processor and memory architectures, with a focus on improving trust and protection for data during execution.
You will support the analysis and design of security features for next-generation computing platforms, contribute to the integration of a hardware security component into existing Confidential VM Extensions, and explore how trust and authenticity can be established remotely.
The position preferably starts as a working student (HiWi) role and continues in a Master’s thesis, with flexibility to tailor the scope and depth accordingly.
Prerequisites
- Strong interest in system security, remote attestation, and computer architecture
- Experience with low-level programming (C/C++) and HDL (e.g., Verilog, VHDL) or willingness to acquire it
- Motivation to work on practical research problems
- Structured, independent work ethic and analytical skills
Curious to learn more about the topic? Reach out to us. We are happy to share additional insights and answer any questions!
Contact
jens.noepel(at)tum.de
Supervisor:
Securing Data-in-use (Co-supervision with FhG AISEC and TUM SEC)
Description
We are offering a master's thesis topic for a motivated student to work in system security and confidential computing, co-supervised by Fraunhofer AISEC and TUM SEC. The project focuses on enhancing protection mechanisms for sensitive data in memory during execution. You will analyze existing hardware-based security technologies, design novel solutions to address their limitations, and implement a proof-of-concept prototype.
Your tasks:
- Investigate and compare current approaches for data-in-use protection
- Design an improved security solution to prevent sophisticated memory-based attacks
- Develop a prototype solution that integrates both software and HDL components
- Conduct experimental evaluations to assess the performance and efficacy of the design
Prerequisites
- Strong interest in system security, confidential computing, and computer architecture
- Experience with low-level programming (C/C++) and HDL (e.g., Verilog, VHDL) or willingness to acquire it
- Familiarity with Linux, virtualization, or memory management is a plus
- Structured, independent work ethic and analytical skills
Curious to learn more about the master’s thesis topic? Reach out to us. We are happy to share additional insights and answer any questions!
Contact
jens.noepel(at)tum.de
Supervisor:
Training und Inferenz von Support Vector Machines mit Fully Homomorphic Encryption
Description
Fully Homomorphic Encryption (FHE) ermöglicht es, Berechnungen auf verschlüsselten Daten durchzuführen, ohne diese zu entschlüsseln. Support Vector Machines (SVMs) sind Machine-Learning-Modelle, die zur Klassifikation eingesetzt werden können. Der Nachteil bei der Anwendung von SVMs mit FHE ist, dass viele der benötigten nichtlinearen Funktionen, wie z. B. Kernel-Funktionen, im FHE-Berechnungsmodell nur approximiert werden können.
Prerequisites
Das Ziel dieser Arbeit ist die Entwicklung und Implementierung von SVMs mit FHE, die über binäre Klassifikationen hinausgehen. Im Fokus steht dabei das Training auf verschlüsselten Daten. Die Arbeit umfasst:
· Die theoretische Analyse der Machbarkeit von SVMs mit FHE, insbesondere für nichtlineare Kernel-Funktionen.
· Die praktische Umsetzung von SVMs mit FHE für verschiedene Aufgaben (z. B. Multiklassen-Klassifikation und Regression).
· Eine Evaluierung der Modelle hinsichtlich ihrer Effizienz und Genauigkeit im Vergleich zu unverschlüsselten Implementierungen.
Contact
Kontakt:
Bei Interesse oder Fragen wenden Sie sich bitte an Markus Bever (markus.bever@aisec.fraunhofer.de).
Supervisor:
ARM TrustZone Basierte Sicherheitsforensik für Kompromittierte Anwendungen
Description
Tätigkeitsbeschreibung
Die ARM TrustZone bietet eine bew¨ahrte Ausf ¨uhrungsumgebung (Trusted Execution Environment,
TEE), um sicherheitskritische Anwendungen getrennt vom prim¨aren Betriebssystem
(OS) in eine kontrollierte Umgebung auszulagern. In diesem Zusammenhang
findet die Ausf ¨uhrung komplexer Programme in der Regel in der “normalen Welt” statt,
w¨ahrend minimale und hochgradig vertrauensw¨urdige Programme in der “sicheren Welt”
isoliert werden. In einer Vielzahl von Ver¨ offentlichungen wurde bereits nachgewiesen,
dass diese Trennung zur U¨ berwachung der normalen Welt genutzt werden kann. Typische
Ansa¨ tze implementieren eine Art von U¨ berwachung, indem das prima¨ re Betriebssystem
w¨ahrend der Laufzeit aus der sicheren Welt heraus analysiert wird. Ein weitl ¨aufiges Problem
dabei ist, dass diese Ans¨ atze durch die Ressourcen der sicheren Welt begrenzt sind
und k¨onnen w¨ahrend der Laufzeit keine Beweise f ¨ ur Folgeuntersuchungen liefern.
Ein neuartiger Ansatz best¨unde darin, die Privilegien der sicheren Welt in der ARM
TrustZone zu nutzen, um die normale Welt effektiv einzufrieren und einen forensischen
Schnappschuss des potenziell kompromittierten Systems zu erstellen. Dies erfordert
einen Mechanismus, um die normale Welt von der weiteren Ausf ¨uhrung von Programmen
abzuhalten, und zus¨ atzlich die Entwicklung eines Mechanismus zur sicheren Speicherung
oder U¨ bertragung des forensischen Schnappschusses des Arbeitsspeichers.
Die Aufgaben f ¨ ur die Abschlussarbeit umfassen:
• Analyse von verwandten Arbeiten zur Anfertigung von Speicherabbildungen innerhalb
der sicheren Welt.
• Erarbeitung eines Konzeptes zur sicheren U¨ bertragung bzw. Ablage des Schnappschusses
ohne die Verwendung von Ressourcen aus der normalen Welt.
• Bedrohungsmodellierung des entworfenen Designs anhand verschiedener Angriffspfade.
• Implementierung einer Trusted Application (TA) f ¨ ur OP-Tee zum Anhalten der normalen
Welt und Anfertigung von Schnappsch¨ussen des Arbeitsspeichers.
Anforderungen
• Hohe Motivation sowie selbstst ¨andige und zielorientierte Arbeitsweise
• Gute Programmierkenntnisse in C/C++ oder Grundlagen in Rust
• Praxiserfahrung im Umgang mit Linux-basierten Betriebssystemen
• Grundkenntnisse zu Trusted Execution Environments wie OP-TEE
Der Prototyp soll f ¨ ur die ARM Fixed Virtual Platforms (FVPs) entwickelt werden, sodass
keine direkte Hardware-Abh¨angigkeit besteht und auch remote bearbeitet werden kann.
Contact
Kontakt
Bitte senden Sie Ihre Unterlagen (mit Lebenslauf und aktuellem Notenbogen) an:
Lukas F¨ ureder
Fraunhofer-Institut f ¨ ur Angewandte und Integrierte Sicherheit (AISEC)
Secure Operating Systems
Lichtenbergstr. 11, 85748 Garching
Mail: lukas.fuereder@aisec.fraunhofer.de
Phone: +49 89 322-9986-1030
oder
Albert Stark
Fraunhofer-Institut f ¨ ur Angewandte und Integrierte Sicherheit (AISEC)
Secure Operating Systems
Lichtenbergstr. 11, 85748 Garching
Mail: albert.stark@aisec.fraunhofer.de
Phone: +49 89 322-9986-1038
Ausschreibungsdatum: 15.09.2025
Supervisor:
Research Internships (Forschungspraxis)
Countermeasures against Fault Attacks on Code-based Cryptography
Description
In the competition for additional signature schemes, NIST is currently evaluating post-quantum digital signatures for standardization. Several schemes that compete in this competition are based on coding theory, among them CROSS and LESS.
In this context, several fault attacks on these schemes have been presented recently [1, 2, 3, 4]. The authors of [1] also suggests a countermeasure to mitigate their attack.
The goal of this work is to analyze the attacks and corresponding countermeasures, explain the attack surfaces and suggest potential mitigation strategies.
References:
[1]: https://link.springer.com/chapter/10.1007/978-981-96-0944-4_5
[2]: https://eprint.iacr.org/2026/117
[3]: https://eprint.iacr.org/2025/1838
[4]: https://eprint.iacr.org/2025/1885
Prerequisites
Basic knowledge of side-channel attacks, fault attacks and cryptography.
Contact
If you are interested in conducting the work, please send a short CV and recent grade report to patrick.karl@tum.de
Supervisor:
Analyzing Weight Distributions (in BIKE) via Syndrome Information
Description
BIKE (Bit Flipping Key Encapsulation) is a post-quantum key exchange scheme based on quasi-cyclic moderate-density parity-check (QC-MDPC) codes. Security relies on the hardness of decoding random linear codes, where an attacker only knows the public matrix H, the syndrome s, and the exact weight of the error vector.
In this project the student will generate large datasets of BIKE ciphertexts and corresponding error vectors, and design experiments to analyze whether the weight (or distribution) of the error vector can be predicted directly from the syndrome and the parity-check matrix.
This includes:
-
Implementing dataset generation with fixed public keys and varying error vectors
-
Designing statistical or machine-learning based approaches to estimate error weights
-
Evaluating how predictable the error structure is and whether such predictability could weaken BIKE’s assumed hardness
Prerequisites
-
Good understanding of (code-based) cryptography basics
-
Programming skills in Python or C.
-
Interest in post-quantum cryptography and side-channel/security analysis.
Contact
florian.griesser@tum.de
Supervisor:
Student Assistant Jobs
Secure Hardware & Confidential Computing (Co-supervised by Fraunhofer AISEC and TUM SEC)
Description
We are offering a joint opportunity for motivated students to work on innovative topics in hardware-assisted security and confidential computing. The work involves extending and integrating security mechanisms in modern processor and memory architectures, with a focus on improving trust and protection for data during execution.
You will support the analysis and design of security features for next-generation computing platforms, contribute to the integration of a hardware security component into existing Confidential VM Extensions, and explore how trust and authenticity can be established remotely.
The position preferably starts as a working student (HiWi) role and continues in a Master’s thesis, with flexibility to tailor the scope and depth accordingly.
Prerequisites
- Strong interest in system security, remote attestation, and computer architecture
- Experience with low-level programming (C/C++) and HDL (e.g., Verilog, VHDL) or willingness to acquire it
- Motivation to work on practical research problems
- Structured, independent work ethic and analytical skills
Curious to learn more about the topic? Reach out to us. We are happy to share additional insights and answer any questions!
Contact
jens.noepel(at)tum.de
Supervisor:
Tutor*in für die Vorlesung „Grundlagen der IT-Sicherheit“
Description
Es gibt einen Praktikumsteil zur Vorlesung, in dem verschiedene
Aspekte der IT-Sicherheit mithilfe eines eigenen Linux-Systems
und verschiedener Server-VMs praktisch geübt werden.
Deine Hauptaufgabe als Tutor*in sollte es sein, die
Studierenden während der Tutorstunden (2× wöchtentlich
à 1½ h) vor Ort bei der Bearbeitung dieser Aufgaben zu
unterstützen.
Daneben kannst du an der Wartung und Weiterentwicklung
der Aufgaben mitwirken und diese kreativ mitgestalten. Es gibt
stets Verbesserungspotential, was Verlässlichkeit und Inhalte
angeht!
Du solltest solide Linux-Kenntnisse mitbringen, da du häufig
Studierende, die vor der Vorlesung noch keinen Kontakt mit
Linux hatten, bei der Fehlersuche unterstützen wirst. Ein Besuch
der Vorlesung ist von Vorteil, aber keine zwingende
Voraussetzung.
Die Anstellung beläuft sich auf 6 h/Woche während der Vorlesungszeit im Wintersemester.
Contact
Bewirb dich bei Interesse mit einer kurzen E-Mail an j.ruchti@tum.de.
Supervisor:
Side Channel Analysis on FPGA Targets (AISEC)
Description
Task Description:
Side-channel analysis is an established research field which exploits unintended signal emanations of hardware that processes secret information. An attacker may be able to gain access to processed secrets by observing the electromagnetic (EM) field of a microcontroller that executes a cryptographic algorithm. In this work you will perform side-channel leakage analysis on an FPGA target in one of our state of the art hardware security laboratories. You will assist in all steps from experiment design, firmware development, measurements and finally data analysis.
Within this work, you will:
• implement FPGA firmware for the experiments
• evaluate side-channel leakage behavior.
• perform measurements of the EM side channel in our state-of-the art hardware security lab.
•evaluate the measurements
• write code to integrate the FPGA target into our automated measurement framework.
Prerequisites
Requirements:
• First experience in FPGA programming using VHDL (or SystemVerilog)
• Motivation to learn VHDL (or SystemVerilog)
• Motivation to conduct measurements in our lab
• Good Programming Skills in Python
• Prior knowledge in security is beneficial but not required
Contact
Contact Please send your application with current CV and transcript of records via e-mail to: Oliver Butowski Fraunhofer Institute for Applied and Integrated Security (AISEC) Hardware Security Lichtenbergstr. 11, 85748 Garching near Munich Mail: oliver.butowski@aisec.fraunhofer.de (If you wish to encrypt your e-mail you may find my SMIME certificate here.) Publication Date: 17.02.2025