Projektziel

Die Elektrifizierung und Autonomie moderner Fahrzeuge schreiten rasant voran und erfordern bei gleichzeitiger Sicherheit und Effizienz immer mehr Rechenleistung. Um diesen Paradigmenwechsel zu bewältigen, wird das Projekt „Rigoletto” die Grundlage für eine Automobil-Hardware-Plattform der nächsten Generation schaffen. Diese basiert auf der offenen RISC-V-Befehlssatzarchitektur (ISA) und stärkt und sichert die führende Rolle Europas in der Automobilelektronikindustrie. Rigoletto zielt auf die Entwicklung von RISC-V-IP-Komponenten ab, darunter Prozessorkerne, Beschleuniger, Verbindungen, Speicherhierarchien und periphere Subsysteme. Unser Lehrstuhl wird dabei vor allem KI/ML-Werkzeuge für die Verarbeitung von Anforderungen in natürlicher Sprache sowie die Datensätze für das Chipdesign entwickeln.