Automatic Analog Layout Synthesis – from Capacitor Arrays in Data Converters to General Design with Routing
PhD Thesis
Technische Universität München
December 2020
Florin Burcea
Modeling in Analog/Mixed-Signal Simulation, Sizing and Layout
PhD Thesis
Technische Universität München
October 2020
Sebastian Kiesel
Concepts for Multi-Level Cell Operation of Embedded Flash in Automotive Applications
PhD Thesis
Technische Universität München
March 2020
Jahnavi Kasturi Rangan
Design-Dependent Monitors to Track the Timing of Digital CMOS Circuits
PhD Thesis
Technische Universität München
December 2019
Dimo Martev
On the Design Automation of RF Circuits for Mobile Cellular Transceivers
PhD Thesis
Technische Universität München
August 2019
Petra R. Kleeberger
Computer-Aided Development of Robust Embedded Software
PhD Thesis
Technische Universität München
August 2019
Munish Jassi
Graph-Grammar-Based IP Integration (GRIP) Tool for Efficient IP Reuse in Software-Defined SoCs
PhD Thesis
Technische Universität München
February 2019
Li Zhang
Advanced Timing for High-Performance Design and Security of Digital Circuits
PhD Thesis
August 2018
Elisabeth Glocker
Thermisches Verhalten und emuliertes online Temperatur-Monitorsystem für das FPGA-Prototyping von Multiprozessor-Architekturen
PhD Thesis
Technische Universität München
November 2017
Sebastian Sievert
Development of Analytical Behavioral Models for Digitally Controlled Edge Interpolator (DCEI) based Digital-to-Time Converter (DTC) Circuits
PhD Thesis
Technische Universität München
August 2017
Tsun-Ming Tseng
Design Automation for Continuous-Flow Microfluidic Biochips
PhD Thesis
Technische Universität München
August 2017
(PDF)
Michael Zwerger
Verification and Synthesis of Analog Power-Down Circuits
PhD Thesis
Technische Universität München
January 2017
André Lange
Non-Gaussian Correlated Multivariate Modeling for Variability Abstraction in Integrated Circuit Analysis
PhD Thesis
September 2016
Kun Lu
Performance Estimation in HW/SW Co-simulation
PhD Thesis
Technische Universität München
December 2015
Vladimir Todorov
On Application-Specific Network-on-Chip Synthesis and On-Chip Trace and Debug
PhD Thesis
Technische Universität München
June 2015
Ulrich Rührmair
Disorder-Based Security Hardware
PhD Thesis
Technische Universität München
March 2015
Veit B. Kleeberger
Resilient Cross-Layer Design of Digital Integrated Circuits
PhD Thesis
Technische Universität München
January 2015
Martin Barke
Aging Aware Robustness Validation of Digital Integrated Circuits
PhD Thesis
Technische Universität München
December 2014
Michael Linder
Test Set Optimization for Industrial SRAM Testing
PhD Thesis
Technische Universität München
October 2013
Xin Pan
On the Sizing of Analog Integrated Circuits towards Lifetime Robustness
PhD Thesis
Technische Universität München
July 2013
Michael Eick
Structure and Signal Path Analysis for Analog and Digital Circuits
PhD Thesis
Technische Universität München
May 2013
Husni Habal
Constraint-Based Layout-Driven Sizing of Analog Circuits
PhD Thesis
Technische Universität München
February 2013
Michael Pehl
Discrete Sizing of Analog Integrated Circuits
PhD Thesis
Technische Universitaet Muenchen
November 2012
Christoph Knoth
Accurate Waveform-based Timing Analysis with Systematic Current Source Models
PhD Thesis
Technische Universität München
September 2012
Dominik Lorenz
Aging Analysis of Digital Integrated Circuits
PhD Thesis
Technische Universität München
April 2012
Martin Strasser
Deterministische hierarchische Platzierung analoger integrierter Schaltungen
PhD Thesis
Technische Universität München
April 2011
Aurelien Tchegho
Verfahren zum eingebauten Selbsttest von analogen und gemischt analog-digitalen integrierten Schaltungen
PhD Thesis
Technische Universität München
March 2011
Bing Li
Hierarchical Statistical Static Timing Analysis Considering Process Variations
PhD Thesis
Technische Universität München
July 2010
Tobias Massier
On the Structural Analysis of CMOS and Bipolar Analog Integrated Circuits
PhD Thesis
Technische Universität München
May 2010
Daniel Mueller-Gritschneder
Deterministic Performance Space Exploration of Analog Integrated Circuits Considering Process Variations and Operating Conditions
PhD Thesis
Technische Universität München
June 2009
Jun Zou
Hierarchical Optimization of Large-Scale Analog/Mixed-Signal Circuits Based-on Pareto-Optimal Fronts
PhD Thesis
June 2009
Manuel Schmidt
Waveform Based Statistical Timing Analysis of Integrated Digital Circuits
PhD Thesis
Technische Universität München
December 2008
Peter Spindler
Efficient Quadratic Placement of VLSI Circuits
PhD Thesis
Technische Universität München
June 2008
Volkan Esen
A New Assertion Language Covering Multiple Levels of Abstraction
PhD Thesis
Technische Universität München
2008
Bernd Obermeier
Mehrzieloptimierung beim Plazieren integrierter Schaltungen
PhD Thesis
Technischne Universität München
March 2005
Guido Stehr
On the Performance Space Exploration of Analog Integrated Circuits
PhD Thesis
tum
2005
Michael Pronath
Test Design for Analog Integrated Circuits
PhD Thesis
Technische Universität München
2005
Ulrich Seidl
Layout-basiertes Retiming für FPGAs
PhD Thesis
Technische Universität München
2005
Volker Glöckel
Entwurfsverfahren zum impliziten funktionalen Test analoger integrierter Schaltungen
PhD Thesis
Technische Universität München
2004
Alfred Kölbl
Verifikation digitaler Schaltungen mittels symbolischer Simulation
PhD Thesis
tum
2003
Frank Schenkel
Tolerance Analysis and Design Centering of Analog Circuits with Consideration of Mismatch
PhD Thesis
Technische Universität München
2003
Klaus Eckl
Technologienahe Retimingverfahren zur Optimierung synchroner digitaler Schaltungen
PhD Thesis
Technische Universität München
2003
Matthias A. Senn
Plazierverfahren für anwenderprogrammierbare Logikbausteine (FPGAs)
PhD Thesis
tum
2002
Norbert Fröhlich
Verfahren zum Schaltungspartitionieren für die parallele Simulation auf Transistorebene
PhD Thesis
tum
2002
Robert Schwencker
Zur Dimensionierung analoger integrierter Schaltungen unter Berücksichtigung struktureller Nebenbedingungen
PhD Thesis
tum
2002
Paul Tafertshofer
Test Pattern Generation and Verification for Logic Circuits
PhD Thesis
tum
2001
ISBN 3-89791-192-2
Stephan Zizala
Numerische Verhaltensmodellierung analoger CMOS-Schaltungen unter Berücksichtigung von Dimensionierungsregeln
PhD Thesis
Technische Universität München
2001
Paul Tafertshofer
Test Pattern Generation and Verification for Logic Circuits
PhD Thesis
Technische Universität München
2001
Josef Fleischmann
Codesign of Hardware/Software Systems Based on Java
PhD Thesis
tum
July 2000
Andreas Ganz
Effiziente Verfahren zu Analyse und Test von Laufzeiteigenschaften integrierter Schaltungen
PhD Thesis
tum
2000
Günter Stenz
Verfahren zur Optimierung von Signallaufzeiten bei der Layoutsynthese integrierter Schaltungen
PhD Thesis
tum
2000
Rolf Schlagenhaft
Dynamischer Lastausgleich verteilter diskreter Simulation
PhD Thesis
tum
December 1999
Hans Eisenmann
Ein universelles Plazierverfahren für integrierte Schaltungen
PhD Thesis
tum
June 1999
Christian Legl
Logiksynthese für wertetabellenbasierte anwenderprogrammierbare Bausteine
PhD Thesis
tum
February 1999
Martin Klaus Ruhwandl
Simulation von Verbindungsleitungsnetzen in integrierten Schaltungen mit Berücksichtigung der nichtlinearen Eigenschaften des Treibers
PhD Thesis
tum
October 1998
Gunter Strube
Robuste Verfahren zur Worst-Case- und Ausbeute-Analyse analoger integrierter Schaltungen
PhD Thesis
tum
April 1998
Josef Eckmüller
Zur rechnergestützten Dimensionierung analoger integrierter Schaltungen unter besonderer Berücksichtigung von Struktureigenschaften
PhD Thesis
tum
January 1998
Martin Eisele
Einfluß von Parameterschwankungen auf die Ausbeute digitaler Niedervoltschaltungen
PhD Thesis
Technische Universität München
1998
Walter Matthias Lindermeir
Testentwurf für analoge integrierte Schaltungen mit charakteristischen Beobachtungen
PhD Thesis
tum
1997
Bernhard Rohfleisch
Optimierung von Netzlisten kombinatorischer Schaltungen
PhD Thesis
tum
1997
Michael Hermann
Technologieabbildung und Testvorbereitung für programmierbare Logikbausteine mit komplexen Grundzellen
PhD Thesis
Technische Universität München
1997
Bernd Wurth
Logic Synthesis with the Boolean Model
PhD Thesis
Technische Universität München
1996
Hannes Wittmann
Testentwurf zur Erkennung von Verzögerungsfehlern in hochintegrierten Schaltungen
PhD Thesis
tum
1996
Manfred Henftling
Berechnung von Testvektoren in digitalen Schaltungen auf der Basis von Klauselsystemen
PhD Thesis
Technische Universität München
1996
Wolfgang Eisenmann
Schnelle Simulation der Verlustleistung und der Zuverlässigkeit von hochintegrierten CMOS-Schaltkreisen auf Gatterebene
PhD Thesis
tum
1996
Peter Schneider
Analyse des Leistungsverbrauchs integrierter Schaltungen auf Logikebene
PhD Thesis
tum
1996
Bernhard Riess
Physical Design for Multichip Modules
PhD Thesis
tum
1996
Peter A. Krauss
Parallelisierung der automatischen Testmustergenerierung in sequentiellen Schaltungen
PhD Thesis
tum
January 1995
Henning Spruth
Parallele Verfahren zur automatischen Layoutsynthese integrierter Schaltungen
PhD Thesis
tum
1995
Herbert Bauer
Verteilte diskrete Simulation komplexer Systeme
PhD Thesis
regent
1994
Konrad Doll
Ein iteratives Verfahren zum Plazieren von Zellen bei der Layoutsynthese integrierter Schaltungen
PhD Thesis
tum
1994
Christian Sporrer
Verfahren zur Schaltungspartitionierung für die parallele Logiksimulation
PhD Thesis
tum
1994
Ulf Schlichtmann
Logiksynthese für komplexe anwenderprogrammierbare elektronische Bausteine
PhD Thesis
Technische Universität München
1994
Claudia Wieser
Schaltkreisanalyse mit Worst-Case Abständen
PhD Thesis
tum
1994
Helmut Graeb
Schaltkreisoptimierung mit Worst-Case-Abständen als Zielgrößen
PhD Thesis
Technische Universität München
1993
Ralf Hartmann
Synthese von DSP-Algorithmen für flexible Multiprozessorstrukturen
PhD Thesis
tum
1993
Matthias Utesch
Zur graphenbasierten hierarchie-erhaltenden Adaptierung des Maskenlayouts integrierter Schaltungen
PhD Thesis
Technische Universität München
1993
Karl-Heinz Erhard
Flächenminimierung von Stromversorgungsnetzen für hochintegrierte Schaltungen
PhD Thesis
Technische Universität München
1993
Dieter Pellkofer
Schnelle Fehlersimulation in digitalen Schaltungen
PhD Thesis
regent
1992
G. Sigl
Plazierung der Zellen bei der Layoutsynthese mittels Partitionierung und quadratischer Optimierung
PhD Thesis
regent
1992
Veronika Eisele
Zur Entwurfsoptimierung statischer Halbleiterspeicher
PhD Thesis
Technische Universität München
1992
Stefan Mayrhofer
Ein laufzeitgesteuertes Plazierungsverfahren für den zellbasierten Layoutentwurf integrierter Schaltungen
PhD Thesis
Technische Universität München
1992
Markus Rösch
Schnelle Simulation des stationären Verhaltens nichtlinearer Schaltungen
PhD Thesis
Technische Universität München
1992
Bernhard Seiß
Testpunkteinbau und hierarchische Fehlersimulation in kombinatorischen Schaltungen
PhD Thesis
Technische Universität München
1992
Georg Sigl
Plazierung der Zellen bei der Layoutsynthese mittels Partitionierung und quadratischer Optimierung
PhD Thesis
Technische Universität München
1992
Edgar Auer
Zur automatischen Layoutsynthese von Logikzellen
PhD Thesis
Technische Universität München
1992
Elisabeth Auth
Automatische Testmustergenerierung in synchronen sequentiellen Schaltungen
PhD Thesis
Technische Universität München
1992
Franz Fink
Zur Simulation von Laufzeitfehlern in hochintegrierten Schaltungen
PhD Thesis
regent
1991
Karl Fuchs
Testmustergenerierung zur Erkennung von Laufzeitfehlern in hochintegrierten Schaltungen
PhD Thesis
regent
1991
J. M. Kleinhans
Ein Plazierungsverfahren für den zellenbasierten Layoutentwurf hochintegrierter Schaltungen
PhD Thesis
regent
1989
Hans Thomas Krodel
Verfahren zur Logiksimulation komplexer digitaler Schaltungen mit flexibler Modellierung
PhD Thesis
regent
1989
Fritz Pörnbacher
Zur interaktiven Dimensionierung analoger integrierter Schaltungen unter Berücksichtigung von Nebenbedingungen
PhD Thesis
Technische Universität München
1989
Erwin Trischler
Zur Modellierung digitaler Schaltungen mit AND/OR--Graphen für die automatische Testmustergenerierung
PhD Thesis
Technische Universität München
1988
Michael H. Schulz
Testmustergenerierung und Fehlersimulation in digitalen Schaltungen mit hoher Komplexität
PhD Thesis
Technische Universität München
1988
Guntram Müller-Liebler
Zur stochastischen Optimierung beim Entwurf integrierter Schaltungen
PhD Thesis
Technische Universität München
1987
Knut M. Just
Zur automatischen Plazierung der Module bei der Layout-Synthese
PhD Thesis
Technische Universität München
1987
Peter Leibner
Ein interaktives Optimierungsverfahren zur rechnergestützten Dimensionierung integrierter Schaltungen
PhD Thesis
Technische Universität München
1986
Fritz Kirsch
Rechnergestützte Lösungsverfahren zur Relativplazierung bei der Layoutsynthese
PhD Thesis
Technische Universität München
1984
J. Armaos
Zur Optimierung der Fertigungsausbeute elektrischer Schaltungen unter Berücksichtigung der Parametertoleranzen
PhD Thesis
tum
1982
S. Huss
Zur interaktiven Optimierung integrierter Schaltungen
PhD Thesis
tum
1982
R. Koblitz
Ein Verfahren zur Entwurfszentrierung elektrischer Schaltungen.
PhD Thesis
tum
1982
Waldemar Hauck
Zum rechnergestützten Entwurf quasilinearer Systeme
PhD Thesis
Technische Universität München
1981
G. Müller
Interaktive Schaltungsoptimierung und rechnergestützter Abgleich
PhD Thesis
tum
1979