See TUMonline
Note: This lab is only available for students in the Master's program Microelectronics and Chip Design.

After successfully completing this module, students will have acquired the following skills:
- They are able to develop a hardware description for a complex digital circuit starting from an abstract description and considering given specifications and apply the necessary steps to translate it into a description at netlist level.
- They are able to analyze the algorithmic description as well as their derived hardware description with regard to potential improvements and use the results of this analysis to improve their circuit.
- They are able to develop tests and can use them to check the functional correctness and compliance with the specifications for the circuit at RTL and netlist level.
- They understand the principles (e.g. methods of moderation) of group work and project planning (e.g. project structure planning, creation of requirements catalogs and specifications) and can apply these to design a project in the field of circuit design.
- They can clearly present the design and optimization strategies used in the process of logical design to a specialist audience.

In this module, students work in groups to create an register transfer level (RTL) description of a circuit based on an algorithm and from that a gatelevel netlist of this circuit. As a starting point, the students receive a textual description of an algorithm from a current topic area (for example from the field of hardware security or hardware acceleration for artificial intelligence) as well as literature to familiarize themselves with the task. Depending on the relevant subject areas, students are also given specific objectives for the development of the hardware for these algorithms. Examples here could be the development of a design with the smallest possible surface area, the lowest possible power consumption or the lowest possible latency; objectives such as avoiding side-channel failure in circuits from the field of security can also be an objective.
Following the familiarization, the students first partition their design with regard to the division into hardware and software components and divide the complex design into manageable logical blocks, for example with the help of the Kactus 2 tool. For these blocks, the students develop an RTL description of the circuit. This is done using a hardware description language (VHDL, Verilog or SystemVerilog). In addition, students develop tests to ensure the functional correctness of their circuit and its sub-modules. These are developed in accordance with the Universal Verification Methodology (UVM), for example. Simulation tools from commercial providers such as Cadence, Siemens or Synopsys are used in the process of testing.
After successful testing, students synthesize their circuit into a gatelevel netlist with the help of a commercial design automation tool, such as those offered by Cadence or Synopsys, and use the corresponding tools from the same providers to prove that the circuit is functionally correct even after this step. The development or adaptation of scripts, e.g. in the language TCL, which is widely used in electronic design automation, is necessary for both steps. Students also check the synthesis reports of their circuit for compliance with specifications and optimize their circuit if necessary.
When synthesizing the RTL description, a so-called cell library is used, which may be subject to special confidentiality and licensing agreements in the case of commercial manufacturers and technologies used in today's industry. Students who wish to take advantage of the opportunity to have the developed chip manufactured after the second part of the practical course may have to sign a corresponding agreement. Students who do not wish to sign this agreement can alternatively use a cell library adapted for teaching or an open source alternative; the same learning outcomes are achieved; however, subsequent production cannot then be offered.
In addition to the technical aspects mentioned, students learn principles and techniques for project planning and project work (e.g. project structure planning, creation of requirements catalogs and specifications), as well as group work, such as the structural requirements for group work or the method of moderation.

HDL Chip Design Laboratory

The basics for the lab are taught in approximately two introductory seminars. In particular, the work steps to be carried out, the specifications to be achieved and the design tools used are presented. In approximately three further seminars, content relating to group work and project planning is taught. The internship project is carried out independently in small groups of approx. 5 students in the scope of self-study in free time allocation. There is a regular exchange with a supervisor in the form of approx. weekly seminars and individual support and tutorials in the lab room (e.g. personal support in solving difficult problems in individual design); in this context, problems of the groups with the design and project organization are discussed and solved together.

The academic achievement is shown in form of a project work (in a group of around 5 people) in which students demonstrate that they can develop a suitable RTL description based on an algorithmic description and a given specification and, from this, a netlist description of a digital circuit. In addition, functional tests for the design must be developed and successfully carried out.
The design steps and the tests must be documented. The written documentation of the design and tests must be submitted at the end of the module and comprises approximately 5 pages per student, in which the individual contributions to the project are presented. Successful completion of the individual subtask must be demonstrated in order to pass the coursework.
The project work also includes a presentation in which the students demonstrate that they can present and discuss the progress and results of the project in a clear manner and in way showing their expertise (in groups, approx. 20 - 25 minutes or approx. 5 minutes per student with subsequent discussion).

Suitable literature will be made available to students in the introductory course, depending on the project.

Siehe TUMonline
Anmerkung: Immatrikulation im Masterprogramm Microelectronics and Chip Design

Nach erfolgreichem Bestehen dieses Praktikums haben Studierende folgende Kompetenzen erlangt:
- Sie sind in der Lage ausgehend von einer abstrakten Beschreibung und unter Berücksichtigung von gegebenen Spezifikationen eine Hardwarebeschreibung für eine komplexe digitale Schaltung zu entwickeln und die notwendigen Schritte anzuwenden, um diese in eine Beschreibung auf Netzlistenebene zu übersetzen.
- Sie sind in der Lage die algorithmische Beschreibung sowie ihre daraus abgeleitete Hardwarebeschreibung hinsichtlich Verbesserungspotentials zu analysieren und die Ergebnisse dieser Analyse einzusetzen, um ihre Schaltung zu verbessern.
- Sie sind in der Lage Tests zu entwickeln und können mit diesen die funktionale Korrektheit und die Einhaltung der Spezifikationen für die Schaltung auf RTL und Netzlistenebene überprüfen.
- Sie verstehen Prinzipien (z.B. Methoden der Moderation) der Gruppenarbeit und Projektplanung (z.B Projektstrukturplanung, Erstellung von Anforderungskatalogen und Lastenheften) und können diese anwenden, um ein Projekt aus dem Bereich des Schaltungsdesigns zu konzipieren.
- Sie können eingesetzte Design- und Optimierungsstrategien im Prozess des logischen Designs für ein Fachpublikum anschaulich darstellen.

In diesem Modul erhalten Studierende in Gruppenarbeit die Aufgabe, ausgehend von einem Algorithmus eine Register Transfer Level (RTL) Beschreibung einer Schaltung und daraus eine Gatternetzliste für eine solche Schaltung zu erstellen. Die Studierenden erhalten als Ausgangspunkt eine textuelle Beschreibung eines Algorithmus aus einem aktuellen Themenfeld (beispielsweise aus dem Bereich Hardwaresicherheit oder Hardwarebeschleunigung für künstliche Intelligenz) sowie Literatur, um sich in die Aufgabenstellung einzuarbeiten. Abhängig von den entsprechenden Themenfeldern erhalten Studierende zusätzlich spezifische Zielsetzungen bei der Entwicklung der Hardware für diese Algorithmen. Beispiele können hier die Entwicklung eines Designs mit möglichst geringer Fläche, möglichst geringer Leistungsaufnahme oder möglichst geringer Latenz sein; auch Ziele wie eine Vermeidung von Seitenkanalleakage bei Schaltungen aus dem Themenfeld Security kann eine Zielsetzung sein.
Im Anschluss an die Einarbeitung, partitionieren die Studierenden zunächst ihr Design im Hinblick auf die Aufteilung in Hardware- und Softwarekomponenten und unterteilen das komplexe Design beispielsweise mit Hilfe des Kactus 2 Tools in handhabbare logische Blöcke. Für diese Blöcke entwickeln die Studierenden eine RTL Beschreibung der Schaltung. Dies erfolgt mit einer Hardwarebeschreibungssprache (VHDL, Verilog oder SystemVerilog). Zusätzlich entwickeln Studierende Tests, um die funktionale Korrektheit ihrer Schaltung und deren Teilmodule zu gewährleisten. Diese werden beispielsweise entsprechend der Universal Verification Methodology (UVM) entwickelt. Zum Test kommen Simulationswerkzeuge beispielsweise von kommerziellen Anbietern wie Cadence, Siemens oder Synopsys zum Einsatz.
Nach erfolgreichem Test synthetisieren die Studierenden mit Hilfe eines kommerziellen Entwurfsautomatisierungswerkzeugs, wie es beispielsweise von den Firmen Cadence oder Synopsys angeboten wird, ihre Schaltung zu einer Gatternetzliste und weisen mit den entsprechenden Werkzeugen derselben Anbieter nach, dass auch nach diesem Schritt die funktionale Korrektheit der Schaltung gegeben ist. Für beide Schritte ist die Entwicklung bzw. Anpassung von Skripten, bspw. in der in der Entwurfsautomatisierung weit verbreiteten Sprache TCL nötig. Die Studierenden prüfen außerdem die Synthese-Reports ihrer Schaltung bezüglich der Einhaltung von Spezifikationen und optimieren ihre Schaltung gegebenenfalls.
Bei der Synthese der RTL Beschreibung kommt eine sogenannte Zellbibliothek zum Einsatz, die bei kommerziellen Fertigern und aktuell in der Industrie genutzten Technologien speziellen Geheimhaltungs und Lizenzbestimmungen unterliegen kann. Studierende, welche die Möglichkeit in Anspruch nehmen wollen, den entwickelten Chip nach dem zweiten Teil des Praktikums fertigen zu lassen, müssen hier ggf. einer entsprechenden Vereinbarung zustimmen. Studierende, die dieser Vereinbarung nicht zustimmen möchten, können alterntiv eine für die Lehre angepasste Zellbibliothek oder eine OpenSource Alternative verwenden; dabei werden die selben Lernergebnisse erreicht; eine spätere Fertigung kann dann jedoch voraussichtlich nicht angeboten werden.
Zusätzlich zu den genannten fachlichen Aspekten werden Studierenden in angebotenen Seminaren Prinzipien und Techniken zur Projektplanung und der Projektarbeit (z.B. Projektstrukturplanung, eErstellung von Anforderungskatalogen und Lastenheften), sowie der Gruppenarbeit, wie beispielsweise die strukt

HDL Chip Design Laboratory

Als Einstieg werden in ca. zwei Seminaren Grundlagen für das Praktikum vermittelt. Insbesondere werden die durchzuführenden Arbeitsschritte, die zu erreichenden Spezifikationen und die verwendeten Entwurfswerkzeuge vorgestellt. In ca. drei weiteren Seminaren werden Inhalte bezüglich Gruppenarbeit und Projektplanung vermittelt. Das Praktikumsprojekt wird in Kleingruppen mit ca. 5 Studierenden im Umfang des Selbststudiums unabhängig in freier Zeiteinteilung durchgeführt. Unterstützend findet ein regelmäßiger Austausch mit einem Betreuer in Form von etwa wöchentlich stattfindenden Seminaren und individueller Unterstützung und Tutorien im Praktikumsraum (z.B.persönliche Unterstützung bei der Lösung schwieriger Probleme im individuellen Design) statt; in diesem Rahmen werden Probleme der Gruppen mit dem Design und der Projektorganisation diskutiert und gemeinschaftlich gelöst.

Die Studienleistung erfolgt in Form einer Projektarbeit (in der Gruppe zu je etwa 5 Personen), in der die Studierenden nachweisen, dass sie ausgehend von einer algorithmischen Beschreibung und einer gegebenen Spezifikation eine geeignete RTL-Beschreibung und daraus eine Netzlistenbeschreibung einer digitalen Schaltung entwickeln können. Außerdem müssen sie funktionale Tests für das Design entwickeln und erfolgreich durchführen.
Die Designschritte sowie die Tests müssen dokumentiert werden. Die schriftliche Dokumentation von Design und Tests ist am Ende des Moduls abzugeben und umfasst in etwa 5 Seiten pro Studentin bzw. Student, in denen die jeweils individuellen Beiträge zum Projekt dargestellt werden. Zum erfolgreichen Bestehen der Studienleistung muss hierbei eine erfolgreiche Bearbeitung der individuellen Teilaufgabe nachgewiesen werden.
Zur Projektarbeit gehört zudem eine Präsentation, in der die Studierenden nachweisen, dass sie die Projektfortschritte und Ergebnisse zum Frontend Design bzw. die eingesetzten Design- und Optimierungsstrategien anschaulich und sachkundig darstellen und diskutieren können (gruppenweise, ca. 20 - 25 Minuten bzw. ca. 5 Minuten pro Studentin bzw. Student mit anschließender Diskussion).

Geeignete Literatur wird den Studierenden projektabhängig in der Einführungsveranstaltung zur Verfügung gestellt.