Synthesis of Digital Systems
| Vortragende/r (Mitwirkende/r) | |
|---|---|
| Nummer | 0000003198 |
| Art | Vorlesung mit integrierten Übungen |
| Umfang | 3 SWS |
| Semester | Sommersemester 2026 |
| Unterrichtssprache | English |
| Stellung in Studienplänen | Siehe TUMonline |
Teilnahmekriterien
Siehe TUMonline
Anmerkung: Anmerkung: Die max. Anzahl Teilnehmer beträgt 50. Anmeldung zur gesamten Veranstaltung erfolgt ab dieses Semester über die Reihungsverfahren Masterpraktika. Man kann nur zusammen an Vorlesung und Praktikum teilnehmen. Teilnahme an den gemeinsamen Praktikumsterminen ist Pflicht. Nei Nichterscheinen wird der Platz anhand der Warteliste weiter vergeben.
Anmerkung: Anmerkung: Die max. Anzahl Teilnehmer beträgt 50. Anmeldung zur gesamten Veranstaltung erfolgt ab dieses Semester über die Reihungsverfahren Masterpraktika. Man kann nur zusammen an Vorlesung und Praktikum teilnehmen. Teilnahme an den gemeinsamen Praktikumsterminen ist Pflicht. Nei Nichterscheinen wird der Platz anhand der Warteliste weiter vergeben.
Beschreibung
Sommersemester: Vorlesung (Deutsch) in Präsenz, Prüfung in Präsenz (Englisch/Deutsch), Praktikum virtuell/online
Die folgenden Inhalte werden in der Vorlesung behandelt und zudem in einem praktischem Teil bei der Entwicklung eines HW/SW Systems auf einem FPGA Board angewendet:
Entwurfsprozess digitaler Systeme
Grundlagen der statischen Code Analyse und Optimierung
High-Level Hardware Synthese mit Scheduling, Binding und Allokation zur Synthese einer RTL Beschreibung eines Hardware Blocks ausgehend von einem C Algorithmus
Grundlagen der SW Compilierung
ARM Instruction Set und RISC Pipeline
Abschätzung der SW Ausführungszeiten
On-chip bus Systeme und das HW/SW Interface
Die folgenden Inhalte werden in der Vorlesung behandelt und zudem in einem praktischem Teil bei der Entwicklung eines HW/SW Systems auf einem FPGA Board angewendet:
Entwurfsprozess digitaler Systeme
Grundlagen der statischen Code Analyse und Optimierung
High-Level Hardware Synthese mit Scheduling, Binding und Allokation zur Synthese einer RTL Beschreibung eines Hardware Blocks ausgehend von einem C Algorithmus
Grundlagen der SW Compilierung
ARM Instruction Set und RISC Pipeline
Abschätzung der SW Ausführungszeiten
On-chip bus Systeme und das HW/SW Interface
Inhaltliche Voraussetzungen
Grundlagen des Entwurfs digitaler Schaltungen sollten bekannt sein. Es wird empfohlen ein VHDl Prakikum vor oder neben dem Kurs zu absolvieren. Grundlagen der Programmierung mit C werden vorausgesetzt.
Lehr- und Lernmethoden
Ein wöchentlicher Präsenztermin besteht aus Vorlesung und Übung. Vorlesung (rezeptive Methoden) und Übung (aktivierende Methoden) werden in mehreren Teileinheiten pro Lehreinheit im Wechsel gehalten. Die Vorlesung verwendet rezeptive Lehrmethoden. Theoretische Grundlagen werden in Form einer Powerpoint Präsentation eingeführt. Algorithmen werden an Beispielen erläutert, die Schritt für Schritt und unter Beteiligung der Lernenden an der Tafel durchgerechnet werden. Die Übungsaufgaben werden mittels aktivierender und kooperativer Lernmethoden, wie Partner- und Gruppenarbeiten, behandelt. Die Studierenden bereiten sich auf Vorlesung und Übung durch Studium der Unterlagen vor, und bereiten durch Selbststudium den durchgenommenen Stoff nach.
Die praktischen Arbeiten finden in Gruppen statt. Der praktische Teil besteht aus mehreren Präsenzterminen und selbstständiger Arbeit mit freier Zeiteinteilung. An den Präsenzterminen wird die grundlegende Bedienung der Software und FPGA Boards erklärt.
Die praktischen Arbeiten finden in Gruppen statt. Der praktische Teil besteht aus mehreren Präsenzterminen und selbstständiger Arbeit mit freier Zeiteinteilung. An den Präsenzterminen wird die grundlegende Bedienung der Software und FPGA Boards erklärt.
Links
Vollständiges Lehrangebot
Bachelorbereich: BSc-EI, BSES, BSEDE
| SS | Diskrete Mathematik für Ingenieure (BSEI, EI00460) (Schlichtmann) | |
| WS | Discrete Mathematics for Engineers (BSEDE) (Schlichtmann) | |
| WS | Grundlagen der Elektrotechnik I (BSES, EI10014) (Schlichtmann) | |
| WS | SS | Entwurf digitaler Systeme mit VHDL u. System C (BSEI, EI0690) (Ecker) |
| SS | Entwurfsverfahren für integrierte Schaltungen (BSES, EI43811) (Schlichtmann) | |
| SS | Schaltungssimulation (BSEI, EI06691) (Schlichtmann/ Leibl) |
Masterbereich: MSc-EI, MSCE, ICD
| SS | Advanced Topics in Communication Electronics (MSCE, EI79002) | ||
| SS | Electronic Design Automation (MSMCD, MSCE, MSEI, EI70610) (Schlichtmann, Tseng) | ||
| WS | Design Methodology and Automation (ICD) (Schlichtmann) | ||
| WS | Embedded System Design for Machine Learning (MSCE, MSEI, EI71040) (Ecker) | ||
| SS | Simulation and Optimization of Analog Circuits (ICD) (Gräb) | ||
| SS | Mixed Integer Programming and Graph Algorithms in Engineering Problems (MSMCD, MSCE, MSEI, EI71059) (Tseng) | ||
| WS | SS | Numerische Methoden der Elektrotechnik (MSEI, EI70440) (Schlichtmann/ Truppel) | |
WS WS | SS | Seminar VLSI-Entwurfsverfahren (MSEI, EI7750) (Schlichtmann) Seminar on Topics in Electronic Design Automation (MSMCD, MSCE, EI77502) (Schlichtmann) | |
| WS | SS | Synthesis of Digital Systems (MSCE, MSEI, EI70640) (Geier) | |
| WS | Testing Digital Circuits (MSMCD, MSCE, MSEI, EI50141) (Otterstedt) | ||
| WS | SS | VHDL System Design Laboratory (MSCE, MSEI, EI7403) (Schlichtmann) | |
| WS | SS | HDL Chip Design Laboratory (MSMCD, CIT431016) (Schlichtmann) |
BSES: Bachelor of Science Engineering Science (TUM-ED)
BSEDE: Bachelor of Science in Electronics and Data Engineering (TUM-Asia)
ICD: Master of Science in Integrated Circuit Design (TUM-Asia)
MSMCD: Master of Science in Microelectronics and Chip Design (TUM)
MSCE: Master of Science in Communications Engineering (TUM)
MSEI: Master of Science in Elektrotechnik und Informationstechnik
BSEI: Bachelor of Science in Elektrotechnik und Informationstechnik