Siehe TUMonline
Anmerkung: Registrierung über TUMonline vor dem ersten Veranstaltungstermin.

Durch die Teilnahme an den Modulveranstaltungen erlernt der Studierende Abstraktion, Modellierung, und Entwurfstechniken kennen.
Darüber hinaus lernt der Studierende ein industrielles Entwurfssystem und die Modellierungssprachen VHDL (WS) und System C (SS) kennen.

The course is very work intensive, since three models need to be built. There is no time to attend other seminars, work on a thesis or do an internship in the period of the course.

The return of assignments must be via Moodle according to schedule. Groups with up to 4 students may be formed to build the model. The contribution of each student to the model must be documented in the model.
Delivery deadlines are:
Memory Model tbd
CPU Model tbd
RTL Model tbd

The simulation of the models is essential, the tool Vivado from Xilinx can (and must) be downloaded for that purpose.
Models will be reviewed and contribute overall 50% to the final grade.

The final oral examination will be done in groups of two students. Schedules will be arranged case by case. The duration of the examination is 30-45 Minutes.

The content of the lecture covers the Hardware description languages VHDL and SystemC, design methodology with VHDL and SystemC, VHDL/SystemC modeling, VHDL/SystemC simulation and VHDL register-transfer synthesis. There will be computer lab exercises in VHDL/SystemC modeling, automatic synthesis and selected synthesis methods.


Hardware-Beschreibungssprachen VHDL und SystemC, Entwurfsmethodik mit VHDL und SystemC, VHDL/SystemC-Modellierung, -Simulation und -Synthese, Methoden der Logik-, Register-Transfer- und High-Level-Synthese; praktische Übungen am Rechner zur Modellierung mit VHDL / SystemC und zur automatischen Schaltungssynthese, Übungen zu ausgewählten Synthesemethoden.

Grundlagen der Digitaltechnik und eine Programmiersprache (am besten C oder C++) sind absolut notwendig.

Als Lernmethode wird exemplarisches Lernen eingesetzt. Anhand eines Beispiels - eines MIPS2 Subsystems - werden die Anforderungen motiviert, dargestellt und danach verallgemeinert. Der Lerninhalt wird in Teamarbeit und unter Einbeziehung industrieller Arbeitstechniken vertieft.

Folgende Medienformen finden Verwendung:
- Präsentationen in Englisch als Handouts
- Fallbeschreibungen
- Musterlösungen

Modulprüfung mit folgenden Bestandteilen:
- Abschlussklausur (60 Min.) (50%)
- Benotete Hausaufgaben und Projekte (4 Teile: Speichermodell, funktionales CPU-Modell, Verhaltens-CPU-Modell, RTL-CPU-Modell) (50%)

Die Aufteilung der Prüfung sorgt einerseits für eine Entlastung der am Semesterende zu erbringenden Prüfungsleistungen, andererseits entsprechen die verschiedenen Typen von Prüfungen den verschiedenen Lehrformen Praktikum und Vorlesung.

Folgende weiterführende Literatur wird empfohlen:
* Computer Organization And Design The Hardware/Software Interface; David A. Patterson, John L. Hennessy, Elsevier
* John L. Hennessy, David A. Patterson: Computer Architecture - A Quantitative Approach, Elsevier / Morgan Kaufmanns Publishers.
* Dominic Sweetman: See MIPS Run Linux, Elsevier / Morgan Kaufmanns Publishers.
* Peter Ashenden: The Designer’s Guide to VHDL, Morgan Kaufmann Series in Systems on Silicon)
* Thinking in C++ 2nd Edition by Bruce Eckel
* SystemC: From the Ground Up (the Kluwer International Series in Engineering & Computer Science) (Hardcover)
* Transaction-Level Modeling with SystemC: TLM Concepts and Applications for Embedded Systems.

Internet Resources:
* http://en.wikipedia.org/wiki/MIPS_architecture
* http://www.mips.com/products/processors/
* http://tams-www.informatik.uni-hamburg.de/vhdl/doc/cookbook/VHDL-Cookbook.pdf